

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号  
**特開2022-178067**  
**(P2022-178067A)**  
 (43)公開日 令和4年12月2日(2022. 12. 2)

(51)Int. Cl.	F I	テーマコード (参考)
<i>G 0 6 F 7/58 (2006. 01)</i>	G 0 6 F 7/58 6 8 0	5 F 0 3 8
<i>G 0 9 C 1/00 (2006. 01)</i>	G 0 9 C 1/00 6 5 0 B	
<i>H 0 1 L 21/822 (2006. 01)</i>	H 0 1 L 27/04 T	

審査請求 未請求 請求項の数 14 O L (全 15 頁)

(21)出願番号	特願2021-84585(P2021-84585)	(71)出願人	302062931 ルネサスエレクトロニクス株式会社 東京都江東区豊洲三丁目2番24号
(22)出願日	令和3年5月19日(2021. 5. 19)	(74)代理人	110002066 弁理士法人簡井国際特許事務所
		(72)発明者	福島 和彦 東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		(72)発明者	朝見 和生 東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		Fターム(参考)	5F038 DF04 DF05 DF16 DT10 DT11 DT15 DT18 DT19 EZ01 EZ20


(54)【発明の名称】半導体装置および乱数データの検証方法

(57)【要約】

【課題】周期性のあるデータを乱数と誤判定することを防ぎ、乱数データのランダム性を高精度に検証することが可能な半導体装置および乱数データの検証方法を提供する。

【解決手段】半導体装置は、シリアルデータである乱数データDTを生成する乱数発生器と、乱数データDTのランダム性を検証するヘルステスト回路HTCと、を有する。ヘルステスト回路HTCは、乱数データDTを、 $n$  ( $n$ は2以上の整数)ビット毎に区切ることで $n$ ビットデータ $D[t]$ のデータ列として取り扱い、当該 $n$ ビットデータ $D[t]$ に基づいてランダム性を検証する。

【選択図】図3



**【特許請求の範囲】****【請求項 1】**

シリアルデータである乱数データを生成する乱数発生器と、  
前記乱数データのランダム性を検証するヘルステスト回路と、  
を有する半導体装置であって、  
前記ヘルステスト回路は、前記乱数データを、 $n$  ( $n$  は 2 以上の整数) ビット毎に区切ることで  $n$  ビットデータのデータ列として取り扱い、前記  $n$  ビットデータに基づいて前記ランダム性を検証する、  
半導体装置。

**【請求項 2】**

請求項 1 記載の半導体装置において、  
前記ヘルステスト回路は、ビット長設定信号に応じて前記  $n$  ビットの値を可変設定する、  
半導体装置。

10

**【請求項 3】**

請求項 1 記載の半導体装置において、  
前記ヘルステスト回路は、同一値の前記  $n$  ビットデータが連続して発生した場合の連続数を検出する第 1 のテスト回路を有する、  
半導体装置。

**【請求項 4】**

請求項 1 記載の半導体装置において、  
前記ヘルステスト回路は、前記  $n$  ビットデータが表す  $2^n$  個の値の中の少なくとも一つの値の発生回数を検出する第 2 のテスト回路を有する、  
半導体装置。

20

**【請求項 5】**

請求項 4 記載の半導体装置において、  
前記第 2 のテスト回路は、前記  $2^n$  個の値のそれぞれの発生回数を全て検出する、  
半導体装置。

**【請求項 6】**

請求項 5 記載の半導体装置において、  
前記ヘルステスト回路は、前記第 2 のテスト回路で検出された前記  $2^n$  個の値のそれぞれの発生回数の合計値を算出する、  
半導体装置。

30

**【請求項 7】**

請求項 1 記載の半導体装置において、  
前記乱数発生器は、特性設定信号に応じて前記ランダム性の特性を切り替えられるように構成され、  
前記ヘルステスト回路は、前記  $n$  ビットデータに基づく前記ランダム性の検証結果が予め定めた基準を満たさない場合には、前記特性設定信号を用いて前記乱数発生器における前記ランダム性の特性を切り替える、  
半導体装置。

40

**【請求項 8】**

請求項 7 記載の半導体装置において、  
前記乱数発生器は、S R ラッチを構成する 2 個の論理ゲートを備え、前記 2 個の論理ゲート間の双方向の伝播遅延時間が前記特性設定信号に応じて可変設定されるように構成される、  
半導体装置。

**【請求項 9】**

シリアルデータである乱数データを生成する乱数発生器を対象に、前記乱数データのランダム性を検証する乱数データの検証方法であって、  
前記乱数データを、 $n$  ( $n$  は 2 以上の整数) ビット毎に区切ることで  $n$  ビットデータの

50

データ列として取り扱い、前記  $n$  ビットデータに基づいて前記ランダム性を検証する、乱数データの検証方法。

【請求項 10】

請求項 9 記載の乱数データの検証方法において、前記  $n$  ビットの値は、可変設定可能となっている、乱数データの検証方法。

【請求項 11】

請求項 9 記載の乱数データの検証方法において、同一値の前記  $n$  ビットデータが連続して発生した場合の連続数を検出する、乱数データの検証方法。

10

【請求項 12】

請求項 9 記載の乱数データの検証方法において、前記  $n$  ビットデータが表す  $2^n$  個の値の中の少なくとも一つの値の発生回数を検出する、乱数データの検証方法。

【請求項 13】

請求項 12 記載の乱数データの検証方法において、前記  $2^n$  個の値のそれぞれの発生回数を全て検出する、乱数データの検証方法。

【請求項 14】

請求項 13 記載の乱数データの検証方法において、検出された前記  $2^n$  個の値のそれぞれの発生回数の合計値を算出する、乱数データの検証方法。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および乱数データの検証方法に関する。

【背景技術】

【0002】

特許文献 1 には、半導体デバイスの熱雑音による電流変化を利用してビット列を発生する第 1 の乱数発生部と、その後段に設けられ、帰還路付きのシフトレジスタを用いて乱数を発生する第 2 の乱数発生部とを有する乱数発生装置が示される。第 1 の乱数発生部は、電流変化に基づいて発振周波数が変化する発振器を用いて第 1 のクロック信号を発生し、第 1 のクロック信号を、それよりも低周波数の第 2 のクロック信号でラッチすることでビット列を発生する。

30

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2005 - 44090 号公報

【発明の概要】

40

【発明が解決しようとする課題】

【0004】

乱数は、暗号技術に必要な要素であり、例えば、鍵の生成や、認証等で広く用いられている。データの秘匿性や完全性、認証の信頼性等を高めるためには、乱数データのランダム性を高めることが求められる。このような乱数発生器として、例えば、特許文献 1 に示されるように、物理的なランダム要因に基づき真性乱数を発生する方式が知られている。一方、このような乱数発生器を用いた場合であっても、外部からの攻撃によってランダム性が低下する場合がある。そこで、乱数発生器には、発生した乱数データのランダム性が低下したことを検知するヘルステストと呼ばれる機能を搭載することが推奨されている。

【0005】

50

例えば、“NIST (National Institute of Standards and Technology) SP800-90B”では、ヘルステストとして、“Repetition Count Test”（明細書では、RCTと略す）、“Adaptive Proportion Test”（明細書では、APTと略す）について言及されている。RCTは、同じ値が規定回数以上続けて出力されないことを確認するテストである。APTは、既定のビット長で“1”又は“0”の個数をカウントし、カウント値が閾値を超えないことを確認するテストである。

【0006】

ここで、例えば、1010...といったデータは、周期性のあるデータであるため、本来は、乱数と判定されるべきデータではない。しかし、通常の判定方式を用いた場合、RCTではデータ連続数が1であるため規定回数以下であると判定され、APTでは1の発生確率が50%であるため発生確率が規定内に収まっていると判定される。このように、RCTおよびAPTにおける通常の判定方式を用いた場合、本来、ランダム性が低い乱数データであってもパス、すなわちランダム性有りと判定され、ランダム性を高精度に検証できない恐れがあった。

10

【0007】

後述する実施の形態は、このようなことに鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0008】

一実施の形態による半導体装置は、シリアルデータである乱数データを生成する乱数発生器と、乱数データのランダム性を検証するヘルステスト回路と、を有する。ヘルステスト回路は、乱数データを、 $n$  ( $n$ は2以上の整数)ビット毎に区切ることで $n$ ビットデータのデータ列として取り扱い、当該 $n$ ビットデータに基づいてランダム性を検証する。

20

【発明の効果】

【0009】

前記一実施の形態によれば、周期性のあるデータを乱数と誤判定することを防ぐことが可能になり、乱数データのランダム性を高精度に検証することが可能になる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施の形態1による半導体装置の構成例を示す概略図である。

30

【図2A】図1における乱数発生器の構成例を示す回路ブロック図である。

【図2B】図2Aにおけるリングオシレータの構成例を示す回路図である。

【図3】図1におけるヘルステスト回路の構成例を示す回路ブロック図である。

【図4】図1におけるヘルステスト回路の“Repetition Count Test (RCT)”時の主要部の処理内容の一例を示すフロー図である。

【図5】図1におけるヘルステスト回路の“Adaptive Proportion Test (APT)”時の主要部の処理内容の一例を示すフロー図である。

【図6】本発明の実施の形態2による半導体装置において、図1における乱数発生器の構成例を示す回路図である。

【図7A】図6の乱数発生器の動作原理を説明する図である。

40

【図7B】図6の乱数発生器の動作原理を説明する図である。

【図8】本発明の実施の形態2による半導体装置において、図1におけるヘルステスト回路の構成例を示す回路ブロック図である。

【発明を実施するための形態】

【0011】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、そ

50

の特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

【0012】

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0013】

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のCMOS（相補型MOSトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。

【0014】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

【0015】

（実施の形態1）

《半導体装置の概略》

図1は、本発明の実施の形態1による半導体装置の構成例を示す概略図である。図1に示す半導体装置DEVは、代表的には、マイクロコントローラや、SoC（System on a chip）等である。当該半導体装置DEVは、プロセッサPRCと、RAM（Random Access Memory）および不揮発性メモリNVMといったメモリと、各種周辺回路PERIとに加えて、乱数発生器RNGと、ヘルステスト回路HTCとを有する。これらの各部は、互いにバスBSで接続される。

【0016】

プロセッサPRCは、メモリに保存されたプログラムを実行することで、所定の機能を実現する。各種周辺回路PERIには、例えば、アナログデジタル変換器、デジタルアナログ変換器、外部通信インタフェース等を代表に、様々なものが含まれる。乱数発生器RNGは、シリアルデータである乱数データを発生する。ヘルステスト回路HTCは、乱数発生器RNGからの乱数データのランダム性を検証する。具体的には、ヘルステスト回路HTCは、例えば、乱数データのランダム性が低下したことを検出する。

【0017】

なお、実施の形態1の半導体装置は、マイクロコントローラ等の他に、例えば、FPGA（Field Programmable Gate Array）やASIC（Application Specific Integrated Circuit）等であってもよい。また、ヘルステスト回路HTCは、詳細は後述するが、ハードウェア回路に限らず、プロセッサPRCによるプログラム処理で実現されてもよい。

【0018】

《乱数発生器の詳細》

図2Aは、図1における乱数発生器の構成例を示す回路ブロック図である。図2Bは、図2Aにおけるリングオシレータの構成例を示す回路図である。図2Aに示す乱数発生器RNGは、リングオシレータRO1、RO2と、分周器KDVと、フリップフロップFFsとを有する。リングオシレータRO1、RO2は、それぞれ、イネーブル信号ENがアサートレベルの期間で発振動作を行うことでクロック信号CK1、CK2を生成する。

【0019】

分周器KDVは、リングオシレータRO2からのクロック信号CK2の周期をK（ $K > 1$ ）倍に分周することで、クロック信号CK2よりも低周波数のクロック信号CK3を生成する。フリップフロップFFsは、リングオシレータRO1からのクロック信号CK1を、分周器KDVからのクロック信号CK3のエッジでサンプリングすることで、シリアルデータである乱数データDTを生成する。

10

20

30

40

50

## 【 0 0 2 0 】

図 2 B のリングオシレータ R O は、図 2 A のリングオシレータ R O 1 , R O 2 のそれぞれに対応する。当該リングオシレータ R O は、ナンドゲート N D 0 と、その後段に順次接続される複数段 ( j 段 ) のバッファ B F 1 ~ B F j とを備える。ナンドゲート N D 0 には、イネーブル信号 E N と、最終段のバッファ B F j から帰還したクロック信号 C K とが入力される。

## 【 0 0 2 1 】

バッファ B F 1 ~ B F j のそれぞれは、例えば、偶数段の C M O S ( Complementary Metal Oxide Semiconductor ) インバータ回路等で構成される。ナンドゲート N D 0 は、イネーブル信号 E N がアサートレベル ( “ 1 ” レベル ) の期間でインバータ回路として機能する。これにより、リングオシレータ R O は、奇数段のインバータ回路によって発振動作を行い、最終段のバッファ B F j からクロック信号 C K を出力する。

10

## 【 0 0 2 2 】

図 2 A に示した乱数発生器 R N G は、主に、リングオシレータ R O 1 に含まれる熱雑音からくるジッタ成分を利用して、乱数データ D T を発生している。このような回路構成の乱数発生器 R N G は、E R O (Elementary Ring Oscillator) 型と呼ばれる。なお、乱数発生器 R N G は、図 2 A のような構成に限らず、乱数データ、望ましく、真性乱数からなる乱数データを発生できるものであればよい。

## 【 0 0 2 3 】

## 《前提となる問題点》

乱数データ D T のランダム性を低下させるための乱数発生器への攻撃方法が知られている。例えば、図 2 B のリングオシレータ R O に外部から周期的な電磁波を与えることで、クロック信号 C K のジッタ成分を抑制する方法が知られている。図 2 A の乱数発生器 R N G において、特に、リングオシレータ R O 1 のジッタ成分が抑えられると、乱数データ D T のランダム性が低下する可能性が高くなる。その結果、例えば、秘匿や認証といった暗号機能の安全性が低下する恐れがある。

20

## 【 0 0 2 4 】

そこで、図 1 のヘルステスト回路 H T C には、乱数データ D T のランダム性を高精度に検証し、ランダム性が低下したことを確実に検出することが求められる。通常的方式を用いたヘルステスト回路は、R C T および A P T の際に、乱数データを 1 ビット単位で取り扱うことでランダム性を検証する。具体例として、乱数データがケース A “ 1 0 1 0 1 0 1 0 ... ” の場合、ケース B “ 0 0 1 1 1 0 0 0 1 1 1 0 ... ” の場合、ケース C “ 0 1 1 0 0 1 1 0 ... ” の場合を想定する。

30

## 【 0 0 2 5 】

この場合、R C T でのテスト指標となる同一データの最大連続数は、ケース A では 1 回となり、ケース B では 3 回となり、ケース C では 2 回となる。その結果、ケース A、ケース B およびケース C は、共に、最大連続数が小さいため、R C T でパスと判定され得る。また、A P T でのテスト指標となる同一データの最大発生確率は、ケース A、ケース B およびケース C 共に 5 0 % となる。その結果、ケース A、ケース B およびケース C は、共に、最大発生確率が 5 0 % 前後の範囲に含まれるため、A P T においてもパスと判定され得る。

40

## 【 0 0 2 6 】

しかし、ケース A、ケース B およびケース C の乱数データは、周期的なデータであり、本来はランダム性が低いデータである。このように、通常的方式では、R C T および A P T の際に、本来、ランダム性が低いデータであっても、パスと判定される恐れがあった。すなわち、通常的方式では、乱数データ D T のランダム性を高精度に検証できず、ランダム性が低下したことを確実に検出できない恐れがあった。

## 【 0 0 2 7 】

## 《ヘルステスト回路の詳細》

図 3 は、図 1 におけるヘルステスト回路の構成例を示す回路ブロック図である。図 3 に

50

示すヘルステスト回路HTCは、概略的には、乱数発生器RNGからの乱数データDTを、 $n$  ( $n$ は2以上の整数)ビット毎に区切ることで $n$ ビットデータのデータ列として取り扱い、当該 $n$ ビットデータに基づいてランダム性を検証する。詳細には、ヘルステスト回路HTCは、シリアルパラレル変換器SPCと、RCT回路RCTCと、APT回路APTと、結果判定回路JDGとを有する。

【0028】

シリアルパラレル変換器SPCは、シリアルデータである乱数データDTをクロック信号CK3に同期して取り込み、当該乱数データDTを $n$  ( $n$ は2以上の整数)ビット毎に区切ることで、パラレルデータである $n$ ビットデータ $D[t]$ を出力する。また、シリアルパラレル変換器SPCは、当該 $n$ ビットデータ $D[t]$ の出力タイミングに同期するクロック信号CK4を生成する。なお、単位ビット長“ $n$ ”の値は、ビット長設定信号NSETによって任意に設定可能となっている。

10

【0029】

RCT回路RCTCは、概略的には、乱数発生器RNGからの乱数データDTにおいて、同一値の $n$ ビットデータ $D[t]$ が連続して発生した場合の連続数を検出する。詳細には、RCT回路RCTCは、フリップフロップFFpと、比較器CMPと、カウンタCNcと、結果保持回路RLTとを有する。RCT回路RCTCは、シリアルパラレル変換器SPCからのクロック信号CK4に基づいて動作する。

【0030】

フリップフロップFFpは、シリアルパラレル変換器SPCからの $n$ ビットデータ $D[t]$ をクロック信号CK4に基づいて1クロック周期分遅延させることで、前クロック周期の $n$ ビットデータ $D[t-1]$ を生成する。比較器CMPは、当該前クロック周期の $n$ ビットデータ $D[t-1]$ と、現クロック周期の $n$ ビットデータ $D[t]$ とを比較する。そして、比較器CMPは、当該2個の $n$ ビットデータ $D[t]$ 、 $D[t-1]$ が同一値の場合には、カウントアップ信号CUPcを生成、言い換えればアサートし、同一値でない場合には、リセット信号RSTcを生成、言い換えればアサートする。

20

【0031】

カウンタCNcは、比較器CMPからのカウントアップ信号CUPcに応じて、カウント値CCを更新、例えば、カウントアップし、比較器CMPからのリセット信号RSTcに応じて、カウント値CCをリセットする。その結果、カウント値CCは、同一値の $n$ ビットデータ $D[t]$ が連続して発生した場合の連続数を表す。

30

【0032】

結果保持回路RLTは、最大連続数保持回路LTmxと、最大連続データ保持回路LTdとを有する。最大連続数保持回路LTmxは、カウンタCNcからのカウント値CCが最大となった場合の最大カウント値CCmxを保持する。最大連続データ保持回路LTdは、この最大カウント値CCmxに対応する $n$ ビットデータ $D[t-1]$ を、最大連続時データDmxとして保持する。

【0033】

具体的には、結果保持回路RLTは、例えば、カウンタCNcからのカウント値CCが最大連続数保持回路LTmxに保持している最大カウント値CCmxよりも大きくなった場合に、ライトイネーブル信号WEを用いて、当該カウント値CCで最大カウント値CCmxを更新する。さらに、結果保持回路RLTは、ライトイネーブル信号WEを用いて、最大カウント値CCmxを更新した際の $n$ ビットデータ $D[t-1]$ で最大連続時データDmxを更新する。

40

【0034】

APT回路APTは、概略的には、乱数発生器RNGからの乱数データDTにおいて、 $n$ ビットデータ $D[t]$ が表す $2^n$ 個の値のそれぞれの発生回数を検出する。詳細には、APT回路APTは、デコーダDECと、 $2^n$ 個のカウンタCN0~CNi ( $i=2^n-1$ )とを有する。デコーダDECは、 $n$ ビットデータ $D[t]$ が $2^n$ 個の値のいずれであるかを判別し、判別結果に応じて、 $2^n$ 個のカウントアップ信号CUP0~CUPi

50

を生成、言い換えればアサートする。カウンタ  $C N 0 \sim C N i$  は、それぞれ、カウントアップ信号  $C U P 0 \sim C U P i$  に応じて、各値の発生回数を表すカウント値  $C_0 \sim C_i$  を更新、例えば、カウントアップする。

【 0 0 3 5 】

結果判定回路  $J D G$  は、 $R C T$  回路  $R C T C$  内の結果保持回路  $R L T$  で保持される最大カウント値  $C C m x$  および最大連続時データ  $D m x$  に基づいて、 $R C T$  のパス  $P /$  フェイル  $F$  を判定する。さらに、結果判定回路  $J D G$  は、 $A P T$  回路  $A P T C$  内のカウンタ  $C N 0 \sim C N i$  からのカウント値  $C_0 \sim C_i$  に基づいて、 $A P T$  のパス  $P /$  フェイル  $F$  を判定する。

【 0 0 3 6 】

10

《乱数発生器のテスト方法》

図 4 は、図 1 におけるヘルステスト回路の “ Repetition Count Test (  $R C T$  ) ” 時の主要部の処理内容の一例を示すフロー図である。図 5 は、図 1 におけるヘルステスト回路の “ Adaptive Proportion Test (  $A P T$  ) ” 時の主要部の処理内容の一例を示すフロー図である。図 4 および図 5 のフローは、例えば、図 1 のプロセッサ  $P R C$  によって実行されてもよい。すなわち、図 3 のヘルステスト回路  $H T C$  は、プロセッサ  $P R C$  によるプログラム処理で実現されてもよい。

【 0 0 3 7 】

図 4 において、ヘルステスト回路  $H T C$  は、まず、乱数発生器  $R N G$  からの乱数データ  $D T$  を  $n$  ビット毎に区切る (ステップ  $S 1 0 1$ )。続いて、ヘルステスト回路  $H T C$  は、現周期の  $n$  ビットデータ  $D [ t ]$  と前周期の  $n$  ビットデータ  $D [ t - 1 ]$  とを参照する (ステップ  $S 1 0 2$ )。次いで、ヘルステスト回路  $H T C$  は、 $n$  ビットデータ  $D [ t ]$  と  $n$  ビットデータ  $D [ t - 1 ]$  とが同一か否かを判定する (ステップ  $S 1 0 3$ )。

20

【 0 0 3 8 】

ステップ  $S 1 0 3$  で  $D [ t ] = D [ t - 1 ]$  の場合、ヘルステスト回路  $H T C$  は、同一データの連続数、すなわち、図 3 のカウント値  $C C$  を更新する (ステップ  $S 1 0 4$ )。その後、ヘルステスト回路  $H T C$  は、同一データの最大連続数、すなわち、図 3 の最大カウント値  $C C m x$  を取得する (ステップ  $S 1 0 5$ )。そして、ヘルステスト回路  $H T C$  は、ステップ  $S 1 0 4$  でのカウント値  $C C$  がステップ  $S 1 0 5$  での最大カウント値  $C C m x$  よりも大きいかなかを判定する (ステップ  $S 1 0 6$ )。

30

【 0 0 3 9 】

ステップ  $S 1 0 6$  で  $C C > C C m x$  の場合、ヘルステスト回路  $H T C$  は、最大カウント値  $C C m x$  をカウント値  $C C$  で更新し (ステップ  $S 1 0 7$ )、対応する  $n$  ビットデータ  $D [ t - 1 ]$  で最大連続時データ  $D m x$  を更新する (ステップ  $S 1 0 8$ )。一方、ステップ  $S 1 0 6$  で  $C C \leq C C m x$  の場合、ヘルステスト回路  $H T C$  は、処理を終了する。また、ステップ  $S 1 0 3$  で  $D [ t ] \neq D [ t - 1 ]$  の場合、ヘルステスト回路  $H T C$  は、同一データの連続数、すなわち、図 3 のカウント値  $C C$  をリセットし、処理を終了する (ステップ  $S 1 0 9$ )。なお、ヘルステスト回路  $H T C$  は、乱数データ  $D T$  が生成されている限り、図 4 のフローを繰り返し実行する。

【 0 0 4 0 】

40

図 5 において、ヘルステスト回路  $H T C$  は、まず、乱数発生器  $R N G$  からの乱数データ  $D T$  を  $n$  ビット毎に区切る (ステップ  $S 2 0 1$ )。続いて、ヘルステスト回路  $H T C$  は、現周期の  $n$  ビットデータ  $D [ t ]$  を参照する (ステップ  $S 2 0 2$ )。次いで、ヘルステスト回路  $H T C$  は、 $n$  ビットデータ  $D [ t ]$  の値が  $D_0, D_1, \dots, D_{i-1}, D_i$  ( $i = 2^n - 1$ ) のいずれであるかを判定する (ステップ  $S 2 0 3 [ 0 ], S 2 0 3 [ 1 ], \dots, S 2 0 3 [ i - 1 ]$ )。

【 0 0 4 1 】

そして、ヘルステスト回路  $H T C$  は、 $n$  ビットデータ  $D [ t ]$  の値が  $D_0, D_1, \dots, D_{i-1}, D_i$  のいずれであるかに応じて、対応する発生回数、すなわち図 3 のカウント値  $C_0, C_1, \dots, C_{i-1}, C_i$  を更新し、処理を終了する (ステップ  $S 2 0 4 [ 0 ]$ )

50



, S 2 0 4 [ 1 ] , ... , S 2 0 4 [ i - 1 ] , S 2 0 4 [ i ] )。なお、ヘルステスト回路 H T C は、乱数データ D T が生成されている限り、図 5 のフローを繰り返し実行する。

#### 【 0 0 4 2 】

以上のように、乱数データ D T を、前述した通常の方式とは異なり n ビット単位で取り扱うことで、ランダム性を高精度で検証することができ、ランダム性の低下をより確実に検出することが可能になる。具体例として、単位ビット長 “ n ” を 4 に設定した場合、ヘルステスト回路 H T C は、前述したケース A、ケース B およびケース C の乱数データを、それぞれ、“ 0 x A A ... ”、“ 0 x 3 8 E 3 8 E ... ” および “ 0 x 6 6 ... ” のデータ列として取り扱う。

#### 【 0 0 4 3 】

この場合、R C T でのテスト指標となる同一データの最大連続数は、ケース B では 1 回となるが、ケース A およびケース C では多数回となる。その結果、ケース A およびケース C に関しては、共に、最大連続数が大きいため、R C T でフェイルと判定することができる。また、A P T でのテスト指標となる同一データの最大発生確率は、ケース A およびケース C では 1 0 0 % となり、ケース B では約 3 3 % となる。一方、最大発生確率の基準値は約 6 % ( = 1 / 2 <sup>4</sup> ) である。その結果、ケース A、ケース B およびケース C は、共に、最大発生確率が基準値から大きく解離しているため、A P T でフェイルと判定することができる。

#### 【 0 0 4 4 】

このように、乱数データ D T を n ビット単位で取り扱うことで、1 ビット単位で取り扱う通常の方式と異なり、特に、2 ビット周期、4 ビット周期、6 ビット周期といった複数ビットで周期性のある乱数データに対して、ランダム性を高精度に検証することが可能になる。この際に、単位ビット長 “ n ” の値は、図 3 に示したビット長設定信号 N S E T によって任意に設定することが可能である。

#### 【 0 0 4 5 】

##### 《 A P T の判定方式の詳細 》

図 3 の結果判定回路 J D G は、A P T の判定に際し、例えば、次の 2 通りの方式を用いることができる。ここでは、単位ビット長 “ n ” が 4 である場合を例とする。一つ目の方式は、n ビットデータ D [ t ] が表す 1 6 ( = 2 <sup>4</sup> ) 個の値 0 x 0 ~ 0 x F の中の少なくとも一つの値の発生回数に基づいて判定する方式である。この場合、結果判定回路 J D G は、予め 1 6 個の値の中のどの値をカウント対象とするかを定めておく。

#### 【 0 0 4 6 】

そして、結果判定回路 J D G は、例えば、2 0 4 8 ビット等の乱数データ D T に対して、カウント対象とした値のカウント値が予め定めた基準値を超えなければパス P と判定し、カウント値が基準値を超えていればフェイル F と判定する。これにより、乱数発生器 R N G に致命的な故障が生じていないことを保証することができる。なお、この一つ目の方式の場合には、必ずしも、図 3 に示したような i + 1 個のカウンタ C N 0 ~ C N i を設ける必要はなく、カウント対象とした値に対応する少なくとも 1 個のカウンタを設ければよい。

#### 【 0 0 4 7 】

二つ目の方式は、ミニマムエントロピーを考慮した判定方式であり、n ビットデータ D [ t ] が表す 1 6 個の値のそれぞれの発生回数を全て検出する方式である。この場合、結果判定回路 J D G は、例えば、2 0 4 8 ビット等の乱数データ D T に対して、1 6 個の値 0 x 0 ~ 0 x F の中のいずれの値のカウント値も基準値を超えなければパス P と判定し、基準値を超えているカウント値が一つでもあれば、フェイル F と判定する。

#### 【 0 0 4 8 】

これにより、乱数発生器 R N G に致命的な故障が生じていないことに加えて、乱数発生器 R N G によって生成される乱数データ D T の品質、すなわちランダム性が一定の水準を満たしていることを保証することができる。その結果、例えば、ランダム性を低下させる攻撃に対して耐性を得ることが可能になる。なお、結果判定回路 J D G は、例えば、1 6

10

20

30

40

50

個のカウント値の合計値を算出し、テストで使用した乱数データDTのビット数と照合してもよい。これにより、乱数データDTの数を改ざんするような攻撃に対しても耐性を得ることが可能になる。

【0049】

《ヘルステスト回路の各種変形例》

図3の変形例として、RCT回路RCTCとAPT回路APTCとで、単位ビット長“n”の値を個別に設定可能な構成であってもよい。この場合、シリアルパラレル変換器SPCを、RCT回路RCTC向けとAPT回路APTC向けに2個設ければよい。また、図3のヘルステスト回路HTCを複数個設け、各ヘルステスト回路HTCに互いに異なる単位ビット長“n”の値を設定してもよい。この際には、複数のヘルステスト回路HTCの一つは、 $n = 1$ に設定されてもよい。すなわち、比較例のヘルステスト回路に図3のヘルステスト回路HTCを追加したような構成であってもよい。

10

【0050】

このような各種変形例を用いると、適用されるシステム毎に、ヘルステストの検出性能、ひいては暗号の安全性・秘匿性と、回路規模あるいはプログラムサイズといったコストとのバランスを考慮して、最適な構成を定めることが可能になる。

【0051】

《実施の形態1の主要な効果》

以上、実施の形態1の方式を用いることで、代表的には、周期性のあるデータを乱数と誤判定することを防ぐことが可能になり、乱数データのランダム性を高精度に検証することが可能になる。すなわち、ランダム性が低下したことを確実に検出することが可能になる。その結果、暗号の安全性・秘匿性を高めることができる。さらに、ランダム性を低下させる攻撃に対して耐性を得ることができる。

20

【0052】

(実施の形態2)

《乱数発生器の詳細》

図6は、本発明の実施の形態2による半導体装置において、図1における乱数発生器の構成例を示す回路図である。図7Aおよび図7Bは、図6の乱数発生器の動作原理を説明する図である。図7Aには、TERO(Transition Effect Ring Oscillator)型と呼ばれる乱数発生器の回路構成例が示される。図7Bには、図7Aの動作例が示される。図6に示す乱数発生器RNGaは、詳細は後述するが、特性設定信号となるイネーブル信号EN1~EN3に応じてランダム性の特性を切り替えられるように構成される。

30

【0053】

まず、図7Aにおいて、ナンドゲートNDs, ND rからなる2個の論理ゲートは、SRラッチを構成する。各ナンドゲートNDs, ND rにおいて、2入力的一方には、イネーブル信号ENが共通に入力される。また、ナンドゲートNDsにおける2入力の他方には、ナンドゲートND rの出力信号がインバータ回路IVs1, IVs2を介して帰還される。同様に、ナンドゲートND rにおける2入力の他方にも、ナンドゲートNDsの出力信号がインバータ回路IVr1, IVr2を介して帰還される。

【0054】

このようなSRラッチでは、イネーブル信号ENが“0”の状態は禁止状態であり、イネーブル信号ENが“1”の状態はラッチ状態である。図7Bには、この禁止状態の期間T1a, T1bの動作波形と、ラッチ状態の期間T2の動作波形とが示される。禁止状態では、ナンドゲートNDs, ND rの出力信号は、共に“1”に固定され、ナンドゲートNDs, ND rにおける2入力の他方も“1”に固定される。その結果、図7Bの期間T1a, T1bに示されるように、例えば、インバータ回路IVr2の出力信号OTは、“1”に固定される。

40

【0055】

ここで、SRラッチでは、禁止状態から、セット入力/リセット入力を経ることなくラッチ状態へ遷移させると、発振が生じる。仮に回路特性にばらつきが無く、ナンドゲート

50

N D r からナンドゲート N D s への伝播遅延時間とその逆方向の伝播遅延時間とが同一であれば、この発振は無限に続く。一方、例えば、2 個の伝播遅延時間にばらつきが生じると、結果的にセット入力またはリセット入力が生じ、S R ラッチは、セットまたはリセットのラッチ状態に収束する。このため、図 7 B の期間 T 2 に示されるように、出力信号 O T は、ある程度の周期の発振を経たのち、“ 0 ” または “ 1 ” に収束する。

【 0 0 5 6 】

その後、イネーブル信号 E N を “ 1 ” から “ 0 ” に立下げると、S R ラッチは、セットまたはリセットのラッチ状態から再び禁止状態へ遷移する。図 7 A のフリップフロップ F F s は、図 7 B の期間 T 2 および期間 T 1 b に示されるように、このイネーブル信号 E N の立下りエッジで、セットまたはリセットのラッチ状態に伴う “ 0 ” または “ 1 ” の出力信号 O T をラッチすることで、乱数データ D T を出力する。すなわち、イネーブル信号 E N をクロック信号とすることで、その立下りエッジ毎に、“ 0 ” または “ 1 ” がランダムにラッチされ、これによって乱数データ D T を生成することが可能になる。

10

【 0 0 5 7 】

図 6 に示す乱数発生器 R N G a は、4 個のナンドゲート N D 1 ~ N D 3 , N D r と、アンドゲート A D 0 と、2 個のインバータ回路 I V r 1 , I V r 2 と、フリップフロップ F F s とを備える。この内、ナンドゲート N D r 、2 個のインバータ回路 I V r 1 , I V r 2 およびフリップフロップ F F s に関しては、図 7 A の場合と同様である。

【 0 0 5 8 】

アンドゲート A D 0 は、3 個のイネーブル信号 E N 1 ~ E N 3 を入力としてアンド演算を行うことでクロック信号 C K 3 を生成する。ナンドゲート N D r における 2 入力の一方と、フリップフロップ F F s には、図 7 A に示したイネーブル信号 E N の代わりに、このクロック信号 C K 3 が入力される。また、ナンドゲート N D r における 2 入力の他方には、ナンドゲート N D 3 の出力信号 O T が入力される。

20

【 0 0 5 9 】

ナンドゲート N D 1 ~ N D 3 における 2 入力の一方には、それぞれ、イネーブル信号 E N 1 ~ E N 3 が入力される。また、ナンドゲート N D 1 ~ N D 3 は、ナンドゲート N D 1 を初段、ナンドゲート N D 3 を最終段として、縦続接続される。これに伴い、ナンドゲート N D 1 ~ N D 3 における 2 入力の他方には、前段からの出力信号が入力される。この際に、初段のナンドゲート N D 1 における 2 入力の他方には、インバータ回路 I V r 2 の出力信号が入力される。

30

【 0 0 6 0 】

これにより、特性設定信号となるイネーブル信号 E N 1 ~ E N 3 の設定状態に応じて、ナンドゲート N D 1 ~ N D 3 のいずれかが一つは、図 7 A に示したナンドゲート N D s として機能し、残りはインバータ回路として機能する。具体的には、ナンドゲート N D s に対応するものは、イネーブル信号 E N 1 , E N 2 が共に “ 1 ” 固定の場合（ケース（ 1 ）と呼ぶ）にはナンドゲート N D 3 である。また、ナンドゲート N D s に対応するものは、イネーブル信号 E N 2 , E N 3 が共に “ 1 ” 固定の場合（ケース（ 2 ）と呼ぶ）にはナンドゲート N D 1 であり、イネーブル信号 E N 1 , E N 3 が共に “ 1 ” 固定の場合（ケース（ 3 ）と呼ぶ）にはナンドゲート N D 2 である。

40

【 0 0 6 1 】

一方、ケース（ 1 ）では、残りのナンドゲート N D 1 , N D 2 は、インバータ回路として機能する。その結果、ナンドゲート N D r の出力からナンドゲート N D 3 の入力までに 4 段のインバータ回路を介することになり、ナンドゲート N D 3 の出力からナンドゲート N D r の入力までに 0 段のインバータ回路を介することになる。

【 0 0 6 2 】

同様にして、ケース（ 2 ）では、ナンドゲート N D r からナンドゲート N D 1 までと、その逆方向とで共に 2 段のインバータ回路を介することになる。この場合、図 7 A の構成例と等価になる。さらに、ケース（ 3 ）では、ナンドゲート N D r からナンドゲート N D 2 までに 3 段のインバータ回路を介することになり、ナンドゲート N D 2 からナンドゲ

50

トNDrまでに1段のインバータ回路を介することになる。

【0063】

ここで、ケース(2)を例として、“1”固定を除く残り一つのイネーブル信号EN1をクロック信号に定めると、アンドゲートAD0は、当該クロック信号をクロック信号CK3として出力する。その結果、図7Bの場合と同じ動作が行われる。ケース(1)およびケース(3)に関しても同様であり、“1”固定を除く残り一つのイネーブル信号がクロック信号に定められる。

【0064】

この際に、図6の構成例は、図7Aの構成例と異なり、前述したように、イネーブル信号EN1～EN3の設定状態に応じて、SRラッチの構成する2個のナンドゲートNDs, NDr間の双方向の伝播遅延時間が可変設定される構成となっている。双方向の伝播遅延時間を可変設定することで、乱数発生器RNGaにおけるランダム性の特性を切り替えることが可能になる。

【0065】

《ヘルステスト回路の詳細》

図8は、本発明の実施の形態2による半導体装置において、図1におけるヘルステスト回路の構成例を示す回路ブロック図である。図8に示すヘルステスト回路HTCaは、図3の構成例と比較して、結果判定回路JDGaの構成および動作が異なっている。図8の結果判定回路JDGaは、図3の場合と同様に、結果保持回路RLTで保持される最大カウント値CCmxおよび最大連続時データDmxや、カウンタCn0～Cniからのカウント値C<sub>0</sub>～C<sub>i</sub>に基づいてランダム性を検証し、パスP/フェイルFを判定する。

【0066】

さらに、当該結果判定回路JDGaは、図3の場合と異なり、ランダム性の検証結果が予め定めた基準を満たさない場合には、特性設定信号となるイネーブル信号EN1～EN3を用いて乱数発生器RNGaにおけるランダム性の特性を切り替える。具体的には、結果判定回路JDGaは、判定結果(言い換えれば検証結果)がフェイルFとなる度に、図6で述べた各イネーブル信号の設定状態、すなわちケース(1)～ケース(3)を順に切り替える。これにより、図6に示した乱数発生器RNGaにおけるランダム性の特性が変わり、判定結果がパスPとなるように切り替えられる可能性が高くなる。

【0067】

《実施の形態2の主要な効果》

以上、実施の形態2の方式を用いることで、実施の形態1で述べた各種効果と同様の効果が得られる。さらに、実施の形態2の方式を用いると、ランダム性が低下したことを検出できることに加えて、この検出に応じてランダム性の特性を変えるように制御することが可能になる。その結果、例えば、乱数発生器の可用性を高めること等が可能になる。

【0068】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【符号の説明】

【0069】

APTC APT回路(第2のテスト回路)  
 C<sub>0</sub>～C<sub>i</sub> カウント値  
 CCmx 最大カウント値  
 D[t], D[t-1] nビットデータ

10

20


30

40


50

- D E V 半導体装置
- D T 乱数データ
- D m x 最大連続時データ
- E N イネーブル信号
- E N 1 ~ E N 3 イネーブル信号 ( 特性設定信号 )
- H T C ヘルステスト回路
- J D G 結果判定回路
- N D ナンドゲート ( 論理ゲート )
- N S E T ビット長設定信号
- R C T C R C T回路 ( 第 1 のテスト回路 )
- R N G 乱数発生器


【 図 1 】



【 図 2 A 】




【 図 2 B 】




【 図 3 】

図 3




【 図 4 】

図 4




【 図 5 】

図 5




【 図 6 】

図 6




【図7A】

図7A



【図7B】

図7B



【図8】

図8

