(12)公開特許公報(A)

(11) 特許出願公開番号 特開2021-77729

(P2021-77729A)

最終頁に続く

(43) 公開日 令和3年5月20日 (2021.5.20)

(51) Int.Cl.			FI			テーマコー	ド (参考)
H01L	21/285	(2006.01)	HO1L	21/285	301	4M1O4	
HO1L	29/861	(2006.01)	HO1L	29/91	С		
HO1L	29/868	(2006.01)	HO1L	29/91	А		
HO1L	21/329	(2006.01)	HO1L	29/91	F		
HO1L	21/28	(2006.01)	HO1L	21/285	S		
			審査請求 未	請求請求項	iの数 12 O L	(全 12 頁)	最終頁に続く
(21) 出願番号	÷	特願2019-202087	(P2019-202087)	(71) 出願人	000006013		
(22) 出願日		令和1年11月7日(2019.11.7)		三菱電機株式会	会社	
					東京都千代田[区丸の内二丁目	7番3号
				(74)代理人	100088672		
					弁理士 吉竹	英俊	
				(74)代理人	100088845		
					弁理士 有田	貴弘	
				(72)発明者	田中 香次		
					東京都千代田[区丸の内二丁目	7番3号 三
					菱電機株式会社	土内	
				(72)発明者	上野 隆二		
					東京都千代田[区丸の内二丁目	7番3号 三
					菱電機株式会社	土内	

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】本発明は、オン電圧を低減することが可能な半 導体装置およびその製造方法を提供することを目的とす る。

【解決手段】本発明による半導体装置は、Si基板2と、Si基板2の表面に設けられたp型アノード層4と、 p型アノード層4上に設けられたアノード電極5と、S i基板2の裏面において互いに隣接して設けられたn型 カソード層6およびp型カソード層7と、n型カソード 層6上に設けられたSiを含むAl合金層8と、p型カ ソード層7上に設けられたSiを含むAl合金層9とを 備え、n型カソード層6における不純物濃度は1E19 cm⁻³以上であり、p型カソード層7における不純物

濃度はn型カソード層6における不純物濃度の10%以下である。

【選択図】図1



【特許請求の範囲】

【請求項1】

n型半導体基板と、

前記n型半導体基板の表面に設けられたp型アノード層と、

前記 p 型アノード層上に設けられたアノード電極と、

前記n型半導体基板の裏面において互いに隣接して設けられたn型カソード層およびp型カソード層と、

前記n型カソード層上に設けられたSiを含む第1Al合金層と、

前記p型カソード層上に設けられたSiを含む第2Al合金層と、

を備え、

前記n型カソード層における不純物濃度は1E19cm⁻⁻³以上であり、前記p型カソ

ード層における不純物濃度は前記 n 型カソード層における不純物濃度の10%以下である 、半導体装置。

【請求項2】

平面視において、前記第1A1合金層の結晶方位は(111)面であり、前記第2A1 合金層の結晶方位は(110)面であることを特徴とする、請求項1に記載の半導体装置

【請求項3】

前記第1A1合金層および前記第2A1合金層上に設けられたバリアメタル層と、

- 前記バリアメタル層上に設けられたSiを含む第3A1合金層と、
- 前記第3A1合金層上に設けられたNi層と、
- をさらに備えることを特徴とする、請求項1または2に記載の半導体装置。
- 【請求項4】
- 前記Ni層の厚さは、2µm以上であることを特徴とする、請求項3に記載の半導体装置。
- 【請求項5】

前記第1A1合金層および前記第2A1合金層上に設けられたバリアメタル層と、

前記バリアメタル層上に設けられたSiを含む第3A1合金層と、

- 前記第3A1合金層上に設けられたCu層と、
- をさらに備えることを特徴とする、請求項1または2に記載の半導体装置。
- 【請求項6】
- 前記Cu層の厚さは、10µm以上であることを特徴とする、請求項5に記載の半導体 装置。
- 【請求項7】

前記第1A1合金層および前記第2A1合金層上に設けられたバリアメタル層と、 前記バリアメタル層上に設けられたCu層と、

をさらに備えることを特徴とする、請求項1または2に記載の半導体装置。

【請求項8】

前記 C u 層の厚さは、10 μ m 以上であることを特徴とする、請求項7 に記載の半導体 装置。

【請求項9】

- (a)n型半導体基板を準備する工程と、
- (b)前記n型半導体基板の表面にp型アノード層を形成する工程と、
- (c)前記 p 型アノード層上にアノード電極を形成する工程と、

(d)前記n型半導体基板の裏面において互いに隣接するようにn型カソード層および p型カソード層を形成する工程と、

(e)前記 n 型カソード層上に S i を含む第1 A l 合金層を形成し、前記 p 型カソード 層上に S i を含む第2 A l 合金層を形成する工程と、

を備え、

前記 n 型カソード層における不純物濃度は1E19cm^{- 3}以上であり、前記 p 型カソ 50

10

20

30

ード層における不純物濃度は前記n型カソード層における不純物濃度の10%以下である 半導体装置の製造方法。 【請求項10】 前記工程(e)は、 (e-1)Siを含むAl合金のターゲットに対して電圧を印加して放電させることに よって、前記n型カソード層上および前記p型カソード層上のそれぞれに前記A1合金を スパッタリングする工程と、 (e - 2)前記工程(e - 1)の後、前記 n 型カソード層上および前記 p 型カソード層 上のそれぞれにスパッタリングした前記A1合金を加熱する工程と、 を含むことを特徴とする、請求項9に記載の半導体装置の製造方法。 【請求項11】 前記工程(e-1)において、火花放電時は前記スパッタリングをしないことを特徴と する、請求項10に記載の半導体装置の製造方法。 【請求項12】 前記火花放電時の前記電圧は、800V以上1300V以下であることを特徴とする、 請求項11に記載の半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、裏面にn型カソード層およびp型カソード層のパターンを有するダイオード またはRC-IGBT(Reverse Conducting-Insulated Gate Bipolar Transistor)など に代表される半導体装置およびその製造方法に関する。 【背景技術】 [0002]|従来、ダイオードのリカバリー時の電圧跳ね上がりを抑制するために、裏面に n 型カソ ード層およびp型カソード層のパターンを有する構造が採用されている。このような構造 を有するダイオードまたはRC-IGBTの裏面電極には、オーミック性および密着性の 観点から、A1(アルミニウム)中にSi(シリコン)を含むA1合金が用いられている (例えば、特許文献1参照)。A1合金で形成されたA1合金層は、結晶方位が(111)面に配向する性質を有している。これは、Alが面心立方構造であり、(111)面が 最も密になるからである(例えば、特許文献2参照)。以下、ダイオードまたはRC-I G B T を総称して「半導体装置」という。 【先行技術文献】 【特許文献】 [0003]【特許文献1】特開2017-130478号公報 【特許文献 2】特開 2 0 0 2 - 1 5 1 4 3 8 号公報 【発明の概要】 【発明が解決しようとする課題】 [0004]

40

10

20

30

従来における、裏面に n 型カソード層および p 型カソード層のパターンを有し、裏面電 極にA1合金を用いた構造は、裏面電極にSiが含まれているため、裏面の n 型カソード 層上に p 型の特性を付与する Si ノジュールが形成される。当該 Si ノジュールが形成さ れると、オン電圧が増加するという問題があった。なお、A1合金層は全面で(111) 面に配向し、裏面の n 型カソード層および p 型カソード層の各層上に Si ノジュールが形 成されるが、オン電圧に影響を及ぼすのは n 層のみである。

【 0 0 0 5 】

本発明は、このような問題を解決するためになされたものであり、オン電圧を低減する ことが可能な半導体装置およびその製造方法を提供することを目的とする。 【課題を解決するための手段】

[0006]

上記の課題を解決するために、本発明による半導体装置は、 n 型半導体基板と、 n 型半 導体基板の表面に設けられた p 型アノード層と、 p 型アノード層上に設けられたアノード 電極と、 n 型半導体基板の裏面において互いに隣接して設けられた n 型カソード層および p 型カソード層と、 n 型カソード層上に設けられた S i を含む第1 A l 合金層と、 p 型カ ソード層上に設けられた S i を含む第2 A l 合金層とを備え、 n 型カソード層における不 純物濃度は 1 E 1 9 c m⁻³以上であり、 p 型カソード層における不純物濃度は n 型カソ ード層における不純物濃度の 1 0 %以下である。

【発明の効果】

[0007]

本発明によると、半導体装置は、 n型カソード層上に設けられた S i を含む第1 A l 合金層と、 p型カソード層上に設けられた S i を含む第2 A l 合金層とを備え、 n型カソー ド層における不純物濃度は1 E 1 9 c m⁻³以上であり、 p型カソード層における不純物 濃度は n型カソード層における不純物濃度の10%以下であるため、オン電圧を低減する ことが可能となる。

【図面の簡単な説明】

[0008]

【図1】本発明の実施の形態1による半導体装置の構成の一例を示す断面図である。

- 【図2】本発明の実施の形態1によるSiおよびAlの結晶方位を説明するための図である。
- 【図3】本発明の実施の形態1によるSiおよびAlの結晶方位を説明するための図である。
- 【図4】本発明の実施の形態1によるA1合金層形成後のSi基板の裏面の様子を示す図 である。
- 【図5】本発明の実施の形態1によるA1合金層形成後のp型カソード層上の様子を示す 図である。
- 【図6】本発明の実施の形態1によるA1合金層形成後のn型カソード層上の様子を示す 図である。
- 【図7】本発明の実施の形態1による半導体装置の構成の一例を示す断面図である。
- 【図8】本発明の実施の形態1による半導体装置の構成の一例を示す断面図である。
- 【図9】本発明の実施の形態2による半導体装置の構成の一例を示す断面図である。
- 【図10】本発明の実施の形態3による半導体装置の構成の一例を示す断面図である。
- 【図11】本発明の実施の形態4による半導体装置の構成の一例を示す断面図である。
- 【図12】関連技術による半導体装置の構成の一例を示す断面図である。
- 【図13】関連技術によるA1合金層形成後のSi基板の裏面の様子を示す図である。 【図14】関連技術によるA1合金層形成後のp型カソード層上の様子を示す図である。 【図15】関連技術によるA1合金層形成後のn型カソード層上の様子を示す図である。 【発明を実施するための形態】

[0009]

本発明の実施の形態について、図面に基づいて以下に説明する。

[0010]

<関連技術>

図12は、本発明の実施の形態に関連する関連技術について説明する。図12は、関連 技術による半導体装置18の構成の一例を示す断面図である。なお、図12では、半導体 装置18としてダイオードの構成を示している。また、図12において、各層の紙面上側 の面を「表面」といい、各層の紙面下側の面を「裏面」という。この「表面」および「裏 面」の表現は、後述する図1,9,10,11についても同様である。

[0011]

Si基板2の表面には、p型アノード層4が設けられている。p型アノード層4上には、p型アノード層4とオーミック接触したアノード電極5が設けられている。なお、Si

20

基板2は、n型のドリフト層3を有する。

【0012】

Si基板2の裏面には、n型カソード層6およびp型カソード層7が、平面視において 互いに隣接して設けられている。

【0013】

n型カソード層6およびp型カソード層7上には、n型カソード層6およびp型カソー ド層7とオーミック接触したAl合金層19が設けられている。Al合金層19は、Si を含むAl合金で構成されており、平面視における結晶方位が(111)面である。なお 、Al合金層19は、裏面電極(カソード電極)を構成する。

[0014]

図13は、A1合金層19を形成した後のSi基板2の裏面の様子を示す図である。具体的には、図13は、Si基板2の裏面上にA1合金層19をスパッタリングによって形成して熱処理を行った後の写真である。

【0015】

図14は、A1合金層19を形成した後のp型カソード層7上の様子を示す図である。 また、図15は、A1合金層19を形成した後のn型カソード層6上の様子を示す図であ る。具体的には、図14および図15は、図13に示すA1合金層19を剥離した後の写 真である。図14および図15に示すように、A1合金層19を形成して熱処理を行うと 、p型カソード層7およびn型カソード層6の各層上にSiノジュール10が形成される 。なお、図14および図15において、複数の凸部のそれぞれがSiノジュール10であ る。

[0016]

上述の通り、 n 型カソード層 6 上に S i ノジュール 1 0 が形成されると、オン電圧が増加するという問題がある。本発明の実施の形態は、このような問題を解決するためになされたものであり、以下に詳細に説明する。

[0017]

< 実施の形態1>

< 構成 >

図1は、本実施の形態1による半導体装置1の構成の一例を示す断面図である。なお、 図1では、半導体装置1としてダイオードの構成を示している。

[0018]

Si基板2の表面には、 p型アノード層4が設けられている。 p型アノード層4上には、 p型アノード層4とオーミック接触したアノード電極5が設けられている。なお、 Si 基板2は、 n型半導体基板に相当し、 n型のドリフト層3を有する。

【0019】

Si基板2の裏面には、n型カソード層6およびp型カソード層7が、平面視において 互いに隣接して設けられている。n型カソード層6における不純物濃度は、1E19cm ³以上である。また、p型カソード層7における不純物濃度は、n型カソード層6にお ける不純物濃度の10%以下である。例えば、p型カソード層7における不純物濃度は、 1E16~5E18cm³であってもよい。

[0020]

n型カソード層6上には、n型カソード層6とオーミック接触したA1合金層8が設け られている。A1合金層8は、Siを含むA1合金で構成されており、平面視における結 晶方位が(111)面である。

【0021】

p型カソード層7上には、p型カソード層7とオーミック接触したA1合金層9が設け られている。A1合金層9は、Siを含むA1合金で構成されており、平面視における結 晶方位が(110)面である。

【0022】

なお、A1合金層8は第1A1合金層に相当し、A1合金層9は第2A1合金層に相当 50

40

30

10

する。また、A1合金層8およびA1合金層9は、裏面電極(カソード電極)を構成する。 。

【0023】

<製造方法>

半導体装置1の具体的な製造方法について説明する。

[0024]

例えば、Si基板2の表面に不純物を注入してp型アノード層4を形成する。次いで、 p型アノード層4上にアノード電極5を形成する。次いで、Si基板2の裏面に不純物を 注入して、Si基板2の裏面において互いに隣接するようにn型カソード層6およびp型 カソード層7を形成する。このとき、n型カソード層6における不純物濃度は1E19c m⁻³以上であり、p型カソード層7における不純物濃度は、n型カソード層6における 不純物濃度の10%以下である。

【0025】

次いで、 n 型カソード層 6 上にA 1 合金層 8 を形成し、 p 型カソード層 7 上にA 1 合金 層 9 を形成する。具体的には、 S i を含むA 1 合金のターゲットに対して電圧を印加して 放電させることによって、 n 型カソード層 6 および p 型カソード層 7 の各層上にA 1 合金 をスパッタリングする。スパッタリング後、A 1 合金層 8 およびA 1 合金層 9 を加熱する

[0026]

スパッタリング工程は、スパッタ初期工程とスパッタ末期工程とに大別される。スパッ タ初期工程では、ターゲットであるA1合金に対して800V~1300Vの電圧を印加 することによって、パッシェンの法則に基づく火花放電を発生させる。このとき、Si基 板2の裏面を覆うようにシールドを配置することによって、Si基板2の裏面上にA1合 金層8およびA1合金層9が成膜されないようにする。また、スパッタ末期工程では、ス パッタ初期工程においてターゲットに対して印加した電圧よりも低い300V~700V の電圧を印加することによって、グロー放電を発生させる。グロー放電が発生した後、S i基板2の裏面を覆うように配置されたシールドを外し、Si基板2の裏面上にA1合金 層8およびA1合金層9を成膜する。なお、スパッタリングする際、チャンバー内には例 えばAr(アルゴン)ガスが充填されている。

【0027】

なお、半導体装置1で用いる半導体材料は、Siに限らず、SiCまたはGaNなどの ワイドバンドギャップ材料を用いてもよい。

【0028】

< A 1 合金層 8 および A 1 合金層 9 の配向性 >

A1合金層8およびA1合金層9の配向性について説明する。図2,3は、Siおよび A1の結晶方位を説明するための図である。なお、図2,3における各結晶方位は、平面 視における結晶方位を示している。

【0029】

通常、スパッタリングによって形成されたA1合金層は(111)面に配向する。これ は、A1が面心立方構造であり、(111)面が最も密になるからである。ただし、スパ ッタ初期工程においてターゲットに印加する電圧を下げた場合、またはスパッタ初期工程 においてSi基板上にA1合金層を成膜しないようにした場合は、Si基板表面へのアタ ックが低減され、下地であるSi基板表面の結晶方位を反映したA1合金層が成膜される 。例えば、Si基板表面におけるSiの結晶方位が(100)面である場合、A1合金層 は(110)面に配向する。また、Si基板表面におけるSiの結晶方位が(111)面 である場合、A1合金層は(111)面に配向する。これは、図2,3に示すように、い ずれの場合もSi原子4個分の原子間距離とA1原子5個分の原子間距離とが同等だから である。

【0030】

< S i ノジュールが偏析するメカニズム >

10

20

30

上述の通り、 n 型カソード層6は、高濃度の不純物が注入されることによって、 S i の 結晶方位が(111)面となる。また、 p 型カソード層7は、不純物の注入量が少ないた め、 S i の結晶方位が母材と同じ(100)面となる。その後、 n 型カソード層6 および p 型カソード層7上にA1合金をスパッタリングして熱処理を行う。このとき、 n 型カソ ード層6上に形成されたA1合金層8は、下地となるSiの結晶方位である(111)面 の影響を受けて(111)面に配向する。また、 p 型カソード層7上に形成されたA1合 金層9は、下地となるSiの結晶方位である(100)面の影響を受けて(110)面に 配向する。

【0031】

スパッタリング後の熱処理中において、 p 型カソード層 7 上に形成された(110)面 のA1合金層 9 は、 n 型カソード層 6 上に形成された(111)面のA1合金層 8 よりも 疎である。従って、 p 型の特性を有する SiJジュールは、疎であるA1合金層 9 と p 型 カソード層 7 との界面で多く発生し、 A1合金層 8 と n 型カソード層 6 との界面ではあま り発生しない。このように、 n 型カソード層 6 上に発生する SiJジュールを減らすこと によって、半導体装置 1 のオン電圧を低減することができる。

【0032】

図4は、A1合金層8およびA1合金層9を形成した後のSi基板2の裏面の様子を示 す図である。具体的には、図4は、Si基板2の裏面上にA1合金層8およびA1合金層 9をスパッタリングによって形成して熱処理を行った後の写真である。

【0033】

図5は、A1合金層9を形成した後のp型カソード層7上の様子を示す図である。また、図6は、A1合金層8を形成した後のn型カソード層6上の様子を示す図である。具体的には、図5および図6は、図4に示すA1合金層8およびA1合金層9を剥離した後の写真である。図5に示すように、A1合金層9を形成して熱処理を行うと、p型カソード層7上にSiノジュール10が形成される。一方、図6に示すように、A1合金層8を形成して熱処理を行うと、n型カソード層6上にはあまりSiノジュール10が形成されない。図15に示す関連技術と比較すると、図6に示す本実施の形態1では、n型カソード層6上に発生するSiノジュール10が減っていることが分かる。なお、図5および図6において、複数の凸部のそれぞれがSiノジュール10である。

【0034】

< 変形例 1 >

上記では、Al合金層8が(111)面であり、Al合金層9が(110)面である場合について説明したが、これに限るものではない。

【0035】

例えば、平面視におけるA1合金層8の面積の40%未満が、(111)面以外の結晶 方位であってもよい。また、平面視におけるA1合金層9の面積の40%未満が、(11 0)面以外の結晶方位であってもよい。

[0036]

< 変形例 2 >

図1の例では、 n 型カソード層6とp 型カソード層7との境界が、 A 1 合金層8とA 1 合金層9との境界と一致する場合について示しているが、これに限るものではない。 【0037】

例えば、図7に示すように、A1合金層8とA1合金層9との境界が、p型カソード層 7上に存在するようにしてもよい。この場合、A1合金層8が、平面視におけるp型カソ ード層7の面積の15%未満を占めるように、p型カソード層7上に設けられればよい。 【0038】

また、例えば、図8に示すように、A1合金層8とA1合金層9との境界が、n型カソード層6上に存在するようにしてもよい。この場合、A1合金層9が、平面視におけるn型カソード層6の面積の15%未満を占めるように、n型カソード層6上に設けられればよい。

30

20

10

[0039]

<効果>

以上のことから、本実施の形態1によれば、n型カソード層6における不純物濃度を1 E19cm⁻³以上とし、p型カソード層7における不純物濃度を、n型カソード層6に おける不純物濃度の10%以下とし、n型カソード層6およびp型カソード層7の各層上 にA1合金層8およびA1合金層9を形成することによって、A1合金層9とp型カソー ド層7との界面でSiノジュール10が多く発生し、A1合金層8とn型カソード層6と の界面ではSiノジュール10の発生を少なくすることができる。このように、n型カソ ード層6上に発生するSiノジュール10を減らすことによって、半導体装置1のオン電 圧を低減することができる。

10

20

30

40

<実施の形態 2 >

図9は、本実施の形態2による半導体装置11の構成の一例を示す断面図である。なお 、図9では、半導体装置11としてダイオードの構成を示している。

[0041]

[0040]

図9に示すように、半導体装置11は、バリアメタル層12と、A1合金層13と、N i(ニッケル)層14とを備えることを特徴としている。その他の構成および製造方法は 、実施の形態1と同様であるため、ここでは詳細な説明を省略する。

[0042]

A 1 合金層 8 および A 1 合金層 9 上には、バリアメタル層 1 2 が設けられている。バリ アメタル層 1 2 は、例えば T i (チタン)などで構成されている。

【0043】

バリアメタル層12上には、A1合金層13が設けられている。A1合金層13は、S iを含むA1合金で構成されている。なお、A1合金層13は、第3A1合金層に相当す る。

[0044]

A 1 合金層 1 3 上には、N i 層 1 4 が設けられている。N i 層 1 4 の厚さは、例えば 2 µm以上である。N i 層 1 4 の厚さを 2 µm以上とすることによって、パッケージ内に収 められた半導体装置 1 1 に対する応力を緩和することができる。

【0045】

なお、 A 1 合金層 8 、 A 1 合金層 9 、バリアメタル層 1 2 、 A 1 合金層 1 3 、および N i 層 1 4 は、裏面電極(カソード電極)を構成する。

[0046]

パッケージ内に収められた半導体装置に対する応力を緩和するために、めっき技術を用 いて厚膜化した電極を有する半導体装置が一般的に採用されている。図1に示す半導体装 置1のA1合金層8およびA1合金層9を形成する際にめっき技術を適用すると、疎であ るA1合金層9は、めっき処理におけるエッチング処理に対する耐性が弱い。従って、エ ッチング処理後のA1合金層9は、A1合金層8よりも凸凹になり、A1合金層8および A1合金層9を全体に見たときに厚さが不均一となる。一方、図9に示すように、A1合 金層8およびA1合金層9上にバリアメタル層12を設けることによって、バリアメタル 層12上に設けられたA1合金層13は(111)面に配向して密となる。このように、 密なA1合金層13を設けることによって、エッチング処理に対する耐性が向上し、厚さ が均一なA1合金層13を得ることができる。

[0047]

以上のことから、本実施の形態2によれば、実施の形態1と同様の効果が得られる。また、A1合金層8およびA1合金層9上にバリアメタル層12を設け、バリアメタル層1 2上にA1合金層13を設けることによって、めっき技術を適用してもエッチング処理に 対する耐性が向上し、厚さが均一なA1合金層13を得ることができる。

[0048]

< 実施の形態 3 >

図10に示すように、半導体装置15は、Cu(銅)層16を備えることを特徴として いる。その他の構成および製造方法は、実施の形態2と同様であるため、ここでは詳細な 説明を省略する。

[0050]

A1合金層13上には、Cu層16が設けられている。Cu層16の厚さは、例えば1 0µm以上である。裏面電極にCu層を用いる場合はダイボンドするワイヤもCuを用い ることが多い。Cuのワイヤは硬いため、Cu層の厚さが10µm以上ないとダイボンド 時のエネルギーに耐えられずにSi基板が割れることがある。これを防ぐために、Cu層 16の厚さは10µm以上であることが望ましい。

[0051]

なお、 A 1 合金層 8 、 A 1 合金層 9 、バリアメタル層 1 2 、 A 1 合金層 1 3 、および C u 層 1 6 は、裏面電極 (カソード電極)を構成する。

【0052】

以上のことから、本実施の形態3によれば、実施の形態2と同様の効果が得られる。また、熱伝導率が高いCu層16を設けることによって、半導体装置15の放熱性が向上する。従って、半導体装置15の高温動作が可能となり、破壊耐量が向上する。

[0053]

< 実施の形態 4 >

図11は、本実施の形態4による半導体装置17の構成の一例を示す断面図である。な お、図11では、半導体装置17としてダイオードの構成を示している。

【0054】

図11に示すように、半導体装置17は、バリアメタル層12上にCu層16を備える ことを特徴としている。すなわち、半導体装置17は、実施の形態3で説明した図10に 示す半導体装置15からA1合金層13を除いた構成である。その他の構成および製造方 法は、実施の形態3と同様であるため、ここでは詳細な説明を省略する。

【 0 0 5 5 】

バリアメタル層12上には、Cu層16が設けられている。Cu層16の厚さは、例え ば10µm以上である。なお、A1合金層8、A1合金層9、バリアメタル層12、およ びCu層16は、裏面電極(カソード電極)を構成する。

[0056]

以上のことから、本実施の形態4によれば、実施の形態1と同様の効果が得られる。また、熱伝導率が高いCu層16を設けることによって、半導体装置17の放熱性が向上する。従って、半導体装置17の高温動作が可能となり、破壊耐量が向上する。

【0057】

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、 各実施の形態を適宜、変形、省略することが可能である。

【符号の説明】

【0058】

1 半導体装置、2 Si基板、3 n型ドリフト層、4 p型アノード層、5 アノ ード電極、6 n型カソード層、7 p型カソード層、8 Al合金層、9 Al合金層 、10 Siノジュール、11 半導体装置、12 バリアメタル層、13 Al合金層 、14 Ni層、15 半導体装置、16 Cu層、17 半導体装置、18 半導体装 置、19 Al合金層。 30

40

10

0.41nm

-6

AI [-110]



(10)









フロントページの続き

 (51)Int.Cl.
 FI
 テーマコード(参考)

 H01L 21/28
 301R

(72)発明者 氏家 正浩

福岡県福岡市西区今宿東一丁目1番1号 メルコセミコンダクタエンジニアリング株式会社内 Fターム(参考) 4M104 AA01 AA03 AA04 BB02 BB04 BB14 BB37 CC01 DD37 DD78 FF02 FF17 GG02 HH06