

(19)日本国特許庁(JP)

(12)公表特許公報(A)

(11)特許出願公表番号

特表2022-527163
(P2022-527163A)

(43)公表日

令和4年5月31日(2022. 5. 31)

(51)Int. Cl.	F I	テーマコード (参考)
G 0 6 F 21/64 (2013. 01)	G 0 6 F 21/64	5 B 1 6 0
G 0 6 F 21/79 (2013. 01)	G 0 6 F 21/79	
G 0 6 F 21/81 (2013. 01)	G 0 6 F 21/81	
G 0 6 F 12/02 (2006. 01)	G 0 6 F 12/02	5 1 0 A

審査請求 有 予備審査請求 未請求 (全 33 頁)

(21)出願番号	特願2021-557309(P2021-557309)	(71)出願人	595168543
(86)(22)出願日	令和2年3月16日(2020. 3. 16)		マイクロン テクノロジー, インク,
(85)翻訳文提出日	令和3年11月22日(2021. 11. 22)		アメリカ合衆国, アイダホ州 8 3 7 1 6
(86)国際出願番号	PCT/US2020/022931		- 9 6 3 2, ボイズ, サウス フェデラル
(87)国際公開番号	W02020/197821		ウェイ 8 0 0 0
(87)国際公開日	令和2年10月1日(2020. 10. 1)	(74)代理人	100121083
(31)優先権主張番号	16/363, 100		弁理士 青木 宏義
(32)優先日	平成31年3月25日(2019. 3. 25)	(74)代理人	100138391
(33)優先権主張国・地域又は機関	米国(US)		弁理士 天田 昌行
		(74)代理人	100074099
			弁理士 大菅 義之
		(72)発明者	トロイア アルベルト
			ドイツ連邦共和国 8 1 9 2 5 ミュンヘン
			ホッホシュティフトシュ 1 1

最終頁に続く

(54)【発明の名称】 暗号ハッシュを用いたメモリに格納されたデータの正当性確認

(57)【要約】

本開示は、暗号ハッシュを用いたメモリに格納されたデータの正当性を確認するための装置、方法、及びシステムを含む。実施形態は、メモリと、回路であって、メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、分割することと、メモリへの電力供給時に、複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することと、メモリへの電力供給後に、複数のセグメントのうちの第2の数のセグメントに格納されたデータ、複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することを行うように構成されている、回路とを備える。




Fig. 2

【特許請求の範囲】**【請求項 1】**

メモリと、
回路であって、

前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、

前記メモリへの電力供給時に、前記複数のセグメントのうちの第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第 2 の数のセグメントに格納されたデータ、前記複数のセグメントのうちの第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと

を行うように構成されている、前記回路と
を備える、装置。

【請求項 2】

前記回路が、前記第 1 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を、

前記第 1 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データに対して異なる実行時暗号ハッシュを生成することと、

各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することと
によって確認するように構成されている、請求項 1 に記載の装置。

【請求項 3】

前記回路が、前記第 2 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を、

前記第 2 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データに対して異なる実行時暗号ハッシュを生成することと、

各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することと
によって確認するように構成されている、請求項 1 に記載の装置。

【請求項 4】

前記回路が、

前記メモリへの前記電力供給後に、前記第 1 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データを、その前記第 1 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を確認すると、ホストに送ることと、

前記第 2 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データを、その前記第 2 の数の前記セグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ることと

を行うように構成されている、請求項 1 に記載の装置。

【請求項 5】

前記メモリが、メモリセルのセキュアアレイを備える、請求項 1 ~ 4 のいずれか 1 項に記載の装置。

【請求項 6】

前記回路が、

前記セキュアアレイのアドレスを設定するように構成されたレジスタと、

前記セキュアアレイのサイズを設定するように構成されたレジスタと

を含む、請求項 5 に記載の装置。

【請求項 7】

前記回路が、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを格納するよう

10

20

30

40

50

に構成されたレジスタを含み、

前記レジスタが、前記メモリのユーザにとってアクセス不可能である、請求項 1 ~ 4 のいずれか 1 項に記載の装置。

【請求項 8】

メモリを動作させる方法であって、

前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、

前記メモリへの電力供給時に、前記複数のセグメントのうちの第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、

前記メモリへの前記電力供給時に、前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと

を含む、前記方法。

【請求項 9】

前記方法が、

前記複数のセグメントのうちの前記第 1 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を確認することと、

前記複数のセグメントのうちの前記第 2 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を確認することと

を含む、請求項 8 に記載の方法。

【請求項 10】

前記方法が、

前記複数のセグメントのうちの前記第 1 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを修復することと、

前記複数のセグメントのうちの前記第 2 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを修復することと

を含む、請求項 8 に記載の方法。

【請求項 11】

前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納さ

れた前記データを修復することが、前記メモリから前記データを回復させることを含み、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを修復することが、前記メモリから前記データを回復させることを含む、請求項10に記載の方法。

【請求項12】

メモリを動作させる方法であって、

前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、

前記メモリへの電力供給時に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれに格納された前記データの正当性を確認すると、ホストに送ることと、

前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記ホストに送っている間に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと

を含む、前記方法。

【請求項13】

前記方法が、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記ホストに送った後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ること

を含む、請求項12に記載の方法。

【請求項14】

前記方法が、前記ホストから受け取った認証済みコマンドを使用して、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを生成すること

を含む、請求項12～13のいずれか1項に記載の方法。

【請求項15】

メモリを有するメモリデバイスであって、

前記メモリが複数のセグメントに分割され、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられており、

前記メモリデバイスが、

前記メモリへの電力供給時に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、

前記メモリへの電力供給後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと

を行うように構成されている、

前記メモリデバイスと、

ホストであって、前記ホストが、

前記複数のセグメントのうちの前記第2の数のセグメントに格納された前記データの正当性を前記メモリデバイスが確認している間に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと、

前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを前記メモリデバイスから受け取った後に、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取る

ことと
を行うように構成されている、前記ホストと
を備える、システム。

【請求項 16】

前記メモリデバイスが、
前記複数のセグメントの 1 つ 1 つそれぞれのアドレスを設定するように構成されたレジスタと、

10

前記複数のセグメントの 1 つ 1 つそれぞれのサイズを設定するように構成されたレジスタと
を含む、請求項 15 に記載のシステム。

【請求項 17】

前記メモリデバイスが、
前記複数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの前記正当性確認の
状況の表示を提供するように構成されたレジスタと、

前記複数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの前記正当性確認の
結果の表示を提供するように構成されたレジスタと
を含む、請求項 15 に記載のシステム。

20

【請求項 18】

前記メモリデバイスが、
前記複数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの修復が許可されて
いるかどうかの表示を提供するように構成されたレジスタと、

前記複数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを、修復時に、回復
させることができる前記メモリのアドレスを設定するように構成されたレジスタと、

前記複数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの前記修復の結果の
表示を提供するように構成されたレジスタと
を含む、請求項 15 に記載のシステム。

30

【請求項 19】

前記複数のセグメントのうちの前記第 1 の数のセグメントが、前記ホストによって設定
された特定の数量のセグメントを含み、

前記メモリデバイスが、前記特定の数量のセグメントを格納するように構成されたレジ
スタを含む、請求項 15 ~ 18 のいずれか 1 項に記載のシステム。

【請求項 20】

前記複数のセグメントのうちの前記第 1 の数のセグメントが、特定の時間内に前記メモ
リデバイスによって正当性確認することが可能な数量のセグメントを含み、

前記メモリデバイスが、前記特定の時間を格納するように構成されたレジスタを含む、
請求項 15 ~ 18 のいずれか 1 項に記載のシステム。

40

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般に、半導体メモリ及び方法に関し、より詳細には、暗号ハッシュを用いたメモリに格納されたデータの正当性確認に関する。

【背景技術】

【0002】

メモリデバイスは、通常、コンピュータまたは他の電子デバイスにおいて内部の半導体、集積回路及び/または外部の着脱可能なデバイスとして提供される。メモリには、揮発

性メモリ及び不揮発性メモリを含む様々な種類がある。揮発性メモリは、データを保持するために電力を要求することが可能であり、揮発性メモリには、特に、ランダムアクセスメモリ（RAM）、ダイナミックランダムアクセスメモリ（DRAM）、及び同期ダイナミックランダムアクセスメモリ（SDRAM）が含まれ得る。不揮発性メモリは、電力が供給されていないときにも格納データを保持することで永続的データを提供することが可能であり、不揮発性メモリには、特に、NANDフラッシュメモリ、NORフラッシュメモリ、読み出し専用メモリ（ROM）、ならびに、相変化ランダムアクセスメモリ（PCRAM）、抵抗変化型ランダムアクセスメモリ（RRAM）、及び磁気ランダムアクセスメモリ（MRAM）などの抵抗可変メモリが含まれ得る。

【0003】

10

メモリデバイスを組み合わせて、ソリッドステートドライブ（SSD）、エンベデッドマルチメディアカード（eMMC）、及び/またはユニバーサルフラッシュストレージ（UFS）デバイスを形成することができる。SSD、eMMC、及び/またはUFSデバイスには、各種の不揮発性メモリ及び揮発性メモリの中でも特に、不揮発性メモリ（例えば、NANDフラッシュメモリ及び/またはNORフラッシュメモリ）が含まれ得、及び/または揮発性メモリ（例えば、DRAM及び/またはSDRAM）が含まれ得る。不揮発性メモリは、特に、パーソナルコンピュータ、ポータブルメモリスティック、デジタルカメラ、携帯電話、MP3プレーヤなどのポータブル音楽プレーヤ、ムービプレーヤなど、幅広いエレクトロニクス用途に使用され得る。

【0004】

20

フラッシュメモリデバイスは、例えば浮遊ゲートなどの電荷蓄積構造にデータを格納するメモリセルを含み得る。フラッシュメモリデバイスは、一般的には、高記憶密度、高信頼性、及び低消費電力を可能にする1トランジスタメモリセルを使用する。抵抗可変メモリデバイスは、記憶要素（例えば、可変抵抗を有する抵抗変化型メモリ要素）の抵抗状態に基づいてデータを記憶することができる抵抗変化型メモリセルを含み得る。

【0005】

メモリセルは、アレイ状に配置され得、アレイアーキテクチャにおけるメモリセルを、目標の（例えば、所望の）状態にプログラムすることができる。例えば、電荷がフラッシュメモリセルの電荷蓄積構造（例えば、浮遊ゲート）上に置かれるか、またはそこから電荷が除去されて、セルが特定のデータ状態にプログラムされ得る。セルの電荷蓄積構造に蓄積された電荷により、セルの閾値電圧（ V_t ）が示され得る。フラッシュメモリセルの状態は、セルの電荷蓄積構造に蓄積された電荷（例えば、 V_t ）をセンスすることによって判別され得る。

30

【0006】

多くの脅威が、メモリデバイスのメモリセルに格納されたデータに影響を与える可能性がある。そのような脅威には、例えば、メモリデバイスに発生する故障、及び/またはハッカーまたはその他の悪意のあるユーザからの脅威が含まれ得る。そのような脅威により、重大な金銭的損失が生じるおそれがあり、及び/または安全性及び/またはセキュリティに重大な問題が生じるおそれがある。

【図面の簡単な説明】

40

【0007】

【図1】本開示の実施形態による、いくつかの物理ブロックを有するメモリアレイの一部分の図を示す。

【図2】本開示の実施形態による、ホストと、メモリデバイスの形態の装置とを含むコンピューティングシステムのブロック図である。

【図3A】本開示の実施形態によるセキュアメモリアレイを設定するために使用されるレジスタの例を示す。

【図3B】本開示の実施形態に従って設定されたセキュアメモリアレイを含むメモリアレイの一部分の図を示す。

【図4】本開示の一実施形態による、メモリアレイに格納されたデータを複数のセグメン

50

トに分割し、各セグメントにそれぞれ格納されたデータの正当性確認及び修復を行うために使用されるレジスタの例を示す。

【図5】本開示の実施形態による、暗号ハッシュを使用して、メモリに格納されたデータのセグメントを正当性確認する方法を示す。

【図6】本開示の実施形態による、ホスト及びメモリデバイスを含む例示的なシステムのブロック図である。

【図7】本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。

【図8】本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。

【図9】本開示の実施形態による、証明書を検証するための例示的なプロセスのブロック図である。

【図10】本開示の実施形態による、署名を検証するための例示的なプロセスのブロック図である。

【図11】本開示の実施形態による、例示的なメモリデバイスのブロック図である。

【発明を実施するための形態】

【0008】

本開示は、暗号ハッシュを用いたメモリに格納されたデータの正当性を確認するための装置、方法、及びシステムを含む。実施形態は、メモリと、回路であって、メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、分割することと、メモリへの電力供給時に、複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することと、メモリへの電力供給後に、複数のセグメントのうちの第2の数のセグメントに格納されたデータ、複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することを行うように構成されている、回路とを備える。

【0009】

多くの脅威が、メモリ（例えば、メモリデバイス）に格納されたデータに影響を与える可能性がある。例えば、メモリのアレイ及び/または回路に故障が発生することがあり、その結果、データにエラーが生じることになる場合がある。追加の例として、ハッカーまたはその他の悪意のあるユーザが、悪意のある目的でデータに不正な変更を加える行為をしようとする可能性がある。例えば、悪意のあるユーザは、幾つかあるハッキング行為のタイプの中でも特に、メモリを使用して実行されている商取引に悪影響を与える（例えば、商取引の流れを悪い方向に変える）こと（例えば、支払いを確認するコードをスキップすることにより、提供されているサービスに対して支払いが行われたと偽って示すこと）、メモリで実行されているソフトウェアライセンスチェックに悪影響を与える（例えば、ソフトウェアライセンスチェックの流れを悪い方向に変える）こと（例えば、ライセンスを確認するコードをスキップすることにより、メモリのソフトウェアが適切にライセンスされていると偽って示すこと）、またはメモリを使用して実行されている自動車制御に悪影響を与える（例えば、自動車制御の流れを悪い方向に変える）こと（例えば、部品の真正性のチェック、環境チェック、または誤動作アラームのチェックをスキップすること）のために、メモリに格納されたデータを変更しようとする可能性がある。そのようなハッキング行為（攻撃など）により、重大な金銭的損失が生じるおそれがあり、及び/または安全性及び/またはセキュリティに重大な問題が生じるおそれがある。

【0010】

そのため、セキュアなメモリシステムを確保するには、メモリに保存されているデータが真正であり（例えば、最初にプログラムされたものと同じであり）、ハッキング行為またはその他の不正な及び/または意図しない変更によって改ざんされていないことを確認（例えば、認証及び/または証明）することが重要である。そのようなデータ正当性確認

10

20

30

40

50

は、例えば、メモリへの電力供給時（例えば、本明細書では「起動」と呼ばれることがあるメモリの電源オン時及び/または電源投入時）に行われ得る。しかし、データ正当性確認の実行により、メモリへの電力の供給に必要な時間が増加する可能性があり（例えば、起動時間の待ち時間が増加する可能性があり）、それによってメモリシステムのユーザ体験に悪影響を与えることがある。

【0011】

一方、本開示の実施形態では、メモリへの電力供給時に、メモリへの電力供給に必要な時間を短縮しながらも（例えば、メモリ起動時間の待ち時間を減少させる）、メモリに格納されたデータの正当性を効果的に確認し、それによってセキュアなメモリシステムを確保することができる。例えば、本開示の実施形態では、メモリをセグメントに分割し、それらのセグメントの1つ1つにそれぞれ関連付けられた異なる暗号ハッシュを使用して、メモリへの電力供給時（例えば、起動時）に、セグメントの（例えば、セグメント全てよりも少ない）一部分にのみ格納されたデータの正当性を確認することができる。そして、メモリの残りのセグメントに格納されたデータを、メモリへの電力供給が完了した後に、それらのセグメントの1つ1つにそれぞれ関連付けられた異なる暗号ハッシュを使用して、正当性確認することができる。

10

【0012】

本明細書で使用するとき、「a」、「an」、または「いくつかの（a number of）」とは、あるものの1つ以上のことを指す場合があり、「複数の（a plurality of）」とは、2つ以上のそのようなものを指し得る。例えば、1つのメモリデバイス（a memory device）は、1つ以上のメモリデバイスを指す場合があり、複数のメモリデバイスは2つ以上のメモリデバイスを指し得る。さらに、特に図面の参照数字に対して本明細書で使用される識別子「R」、「B」、「S」、「N」、及び「K」は、そのように称されるいくつかの特定の特徴が、本開示のいくつかの実施形態に含まれ得ることを示す。番号は、呼称の間で同じであってもよく、または異なってもよい。

20

【0013】

本明細書の図は、最初の一桁または複数桁が図面の図番に対応し、残りの桁が図面内の要素または構成要素を識別する番号付け規則に従う。異なる図面間の類似した要素または構成要素は、類似した数字を使用することによって識別してもよい。例えば、101が図1の要素「01」を参照することができ、類似した要素を図2の201として参照することができる。

30

【0014】

図1は、本開示の実施形態による、いくつかの物理ブロックを有するメモリアレイ101の一部分の図を示す。メモリアレイ101は、例えば、NANDフラッシュメモリアレイなどのフラッシュメモリアレイであり得る。追加の例として、メモリアレイ101は、特に、PCRAM、RRAM、MMRAM、またはスピントルクトランスファ（STT）アレイなどの抵抗可変メモリアレイであってもよい。しかし、本開示の実施形態は、特定のタイプのメモリアレイに限定されるものではない。さらに、メモリアレイ101を、本明細書で詳述するように、セキュアなメモリアレイとすることができる。さらに、図1に示していないが、メモリアレイ101は、その動作に関連する様々な周辺回路と共に、特定の半導体ダイ上に設置され得る。

40

【0015】

図1に示すように、メモリアレイ101は、メモリセルの物理ブロック107-0（ブロック0）、107-1（ブロック1）、・・・、107-B（ブロックB）を、いくつか有する。メモリセルは、シングルレベルセル、及び/または例えば、2レベルセル、3レベルセル（TLC）、または4レベルセル（QLC）などのマルチレベルセルであり得る。一例として、メモリアレイ101内の物理ブロックの数は、128ブロック、512ブロック、または1,024ブロックであり得るが、実施形態は、メモリアレイ101内の2の特定の累乗または任意の特定の数の物理ブロックに限定されない。

50

【 0 0 1 6 】

いくつかのメモリセルの物理ブロック（例えば、ブロック 1 0 7 - 0、1 0 7 - 1、
・ ・ ・、1 0 7 - B）が、メモリセルの平面内に含まれ得、いくつかのメモリセルの平面が
ダイ上に含まれ得る。例えば、図 1 に示す例では、各物理ブロック 1 0 7 - 0、1 0 7 -
1、
・ ・ ・、1 0 7 - B は、単一のダイの一部であってもよい。すなわち、図 1 に示すメ
モリアレイ 1 0 1 の部分は、メモリセルのダイであってもよい。

【 0 0 1 7 】

図 1 に示すように、各物理ブロック 1 0 7 - 0、1 0 7 - 1、
・ ・ ・、1 0 7 - B は、
アクセス線（例えば、ワード線）に結合されたいくつかのメモリセルの物理行（例えば、
1 0 3 - 0、1 0 3 - 1、
・ ・ ・、1 0 3 - R）を含む。各物理ブロックの行（例えば、
ワード線）の数は 3 2 であってもよいが、実施形態では、物理ブロック当たりの行 1 0 3
- 0、1 0 3 - 1、
・ ・ ・、1 0 3 - R の数は特定の数に限定されない。さらに、図 1
には示さないが、メモリセルは、センス線（例えば、データ線及び/またはディジット線）
の列に結合され得る。

【 0 0 1 8 】

当業者であれば理解されるように、各行 1 0 3 - 0、1 0 3 - 1、
・ ・ ・、1 0 3 - R
は、いくつかのメモリセルのページ（例えば物理ページ）を含み得る。物理ページは、プ
ログラム及び/またはセンスの単位（例えば、機能グループとしてまとめてプログラム及
び/またはセンスされるいくつかのメモリセル）を意味する。図 1 に示す実施形態では、
各行 1 0 3 - 0、1 0 3 - 1、
・ ・ ・、1 0 3 - R は、メモリセルの物理ページを 1 つ含
む。しかし、本開示の実施形態は、そのように限定されるものではない。例えば、実施形
態においては、各行が、メモリセルの複数の物理ページ（例えば、偶数番データ線に結合
されたメモリセルの 1 つ以上の偶数ページと、奇数番データ線に結合されたメモリセルの
1 つ以上の奇数ページ）を含む場合がある。さらに、マルチレベルセルを含む実施形態の
場合、メモリセルの物理ページが、データの複数のページ（例えば、論理ページ）を格納
し得る（例えば、物理ページ内の各セルが、データの上位ページに対して 1 つ以上のビット
を記憶し、データの下位ページに対して 1 つ以上のビットを記憶している状態で、メモ
リセルの物理ページが、データの上位ページ及びデータの下位ページを記憶し得る）。

【 0 0 1 9 】

図 1 に示すように、メモリセルのページは、いくつかの物理セクタ 1 0 5 - 0、1 0 5
- 1、
・ ・ ・、1 0 5 - S（例えば、メモリセルのサブセット）を含み得る。セルの各物
理セクタ 1 0 5 - 0、1 0 5 - 1、
・ ・ ・、1 0 5 - S は、いくつかのデータの論理セク
タを格納し得る。さらに、データの各論理セクタは、データの特定のページの部分に対応
し得る。一例として、特定の物理セクタに格納されたデータの第 1 の論理セクタが、デー
タの第 1 のページに対応する論理セクタに対応してもよく、その特定の物理セクタに格納
されたデータの第 2 の論理セクタが、データの第 2 のページに対応してもよい。各物理セ
クタ 1 0 5 - 0、1 0 5 - 1、
・ ・ ・、1 0 5 - S は、システムデータ及び/またはユー
ザデータを格納することがあり、及び/またはエラー訂正コード（ECC）データ、論理
ブロックアドレス（LBA）データ、及びメタデータなどのオーバーヘッドデータを含む
ことがある。

【 0 0 2 0 】

論理ブロックアドレス指定は、データの論理セクタを識別するためにホストによって使
用され得るスキームである。例えば、各論理セクタは、一意の論理ブロックアドレス（L
BA）に対応してもよい。さらに、LBA がまた、メモリ内のデータのその論理セクタの
物理的位置を示し得る、物理ブロックアドレス（PBA）などの物理アドレスに対応する
（例えば、動的にマッピングされる）場合もある。データの論理セクタは、幾バイトかの
データ（例えば、256 バイト、512 バイト、1,024 バイト、または 4,096 バ
イトのデータ）であり得る。しかし、実施形態は、これらの例に限定されるものではない
。

【 0 0 2 1 】

10

20

30

40

50

物理ブロック107-0、107-1、・・・、107-B、行103-0、103-1、・・・、103-R、セクタ105-0、105-1、・・・、105-S、及びページについては、他の構成も可能であることに留意されたい。例えば、物理ブロック107-0、107-1、・・・、107-Bの行103-0、103-1、・・・、103-Rは、それぞれ例えば512バイトよりも多いかまたは少ないデータを含み得る単一の論理セクタに対応するデータを記憶してもよい。

【0022】

図2は、本開示の実施形態による、ホスト202と、メモリデバイス206の形態の装置とを含むコンピューティングシステム200のブロック図である。本明細書で使用される「装置」は、例えば、回路もしくは複数の回路、ダイもしくは複数のダイ、モジュールもしくは複数のモジュール、デバイスもしくは複数のデバイス、またはシステムもしくは複数のシステムなどの様々な構造または構造の組み合わせのうちのいずれかを指し得るが、これらに限定されない。さらに、実施形態では、コンピューティングシステム200は、メモリデバイス206に類似しているいくつかのメモリデバイスを含み得る。

10

【0023】

図2に示す実施形態では、メモリデバイス206は、メモリアレイ201を有するメモリ212を含み得る。メモリアレイ201は、図1に関連して前に述べたメモリアレイ101に類似しているもよい。図2では1つのメモリアレイ201が図示されているが、メモリ212は、メモリアレイ201に類似した任意の数のメモリアレイを含むことができる。

20

【0024】

実施形態では、メモリアレイ201（例えば、アレイ201のサブセット、または全アレイ201）を、セキュアアレイ（例えば、制御下に置かれることになるメモリ212の領域）とすることができる。例えば、メモリアレイ201に格納されたデータには、機密情報にまつわる用途のために実行されることになるホストファームウェア及び/またはコードなど、機密データ（例えば、非ユーザデータ）が含まれてもよい。そのような実施形態では、1つ以上の不揮発性レジスタが、セキュアアレイを設定するために使用されてもよい。例えば、図2に示す実施形態では、回路210は、セキュアアレイを設定するために使用することができる1対のレジスタ214-1及び214-2を含む。例えば、レジスタ214-1が、セキュアアレイのアドレス（例えば、データの開始LBA）を設定してもよく、レジスタ214-2が、セキュアアレイのサイズ（例えば、データの終了LBA）を設定してもよい。そのようなレジスタの例と、セキュアアレイを設定する際のそれらの使用とについて、本明細書では（例えば、図3A～図3Bに関連して）さらに説明する。

30

【0025】

図2に示すように、ホスト202は、インターフェース204を介してメモリデバイス206に結合され得る。ホスト202とメモリデバイス206とは、インターフェース204上で通信する（例えば、コマンド及び/またはデータを送る）ことができる。ホスト202及び/またはメモリデバイス206は、幾つかあるホストシステムの中で特に、ラップトップコンピュータ、パーソナルコンピュータ、デジタルカメラ、デジタル記録再生装置、携帯電話、PDA、メモ리카ードリーダー、インターフェースハブ、または例えば、自動車用（例えば、乗り物用及び/または交通インフラストラクチャ用）のモノのインターネット（IoT）対応機種、もしくは医療用（例えば、インプラント型及び/または健康管理用）のIoT対応機種など、IoT対応機種であるか、あるいはそれらの一部であってもよく、メモリアクセスデバイス（例えば、プロセッサ）を含むことができる。当業者であれば、「プロセッサ」とは、並列処理システム、いくつかのコプロセッサなど、1つ以上のプロセッサを意味することがあり得ることを理解されよう。

40

【0026】

インターフェース204は、規格化された物理インターフェースの形態をとり得る。例えば、メモリデバイス206がコンピューティングシステム200の情報ストレージに使

50

用される場合、インターフェース 204 は、幾つかある物理コネクタ及び/または物理インターフェースの中で特に、シリアルアドバンスドテクノロジータッチメント (SATA) 物理インターフェース、周辺機器相互接続エクスプレス (PCIe) 物理インターフェース、ユニバーサルシリアルバス (USB) 物理インターフェース、または小型コンピュータシステムインターフェース (SCSI) であり得る。また一方、一般に、インターフェース 204 は、インターフェース 204 に対して互換性のある受信器を有するメモリデバイス 206 とホスト (例えば、ホスト 202) との間で、制御、アドレス、情報 (例えば、データ)、及びその他の信号を渡すためのインターフェースを提供し得るものである。

【0027】

メモリデバイス 206 は、ホスト 202 及びメモリ 212 (例えば、メモリアレイ 201) と通信するコントローラ 208 を含む。例えば、コントローラ 208 は、幾つかある動作の中でも特に、データのセンス (例えば、読み出し)、プログラム (例えば、書き込み)、移動、及び/または消去を行う動作を含む動作をメモリアレイ 201 で実行するためのコマンドを送ることがあり得る。

【0028】

コントローラ 208 は、メモリ 212 と同じ物理デバイス (例えば、同じダイ) 上に含まれてもよい。あるいは、コントローラ 208 は、メモリ 212 を含む物理デバイスに通信可能に結合される別個の物理デバイス上に含まれてもよい。実施形態では、コントローラ 208 の構成要素を、分散型コントローラとして複数の物理デバイス (例えば、メモリと同じダイ上のいくつかの構成要素、及び異なるダイ、モジュール、またはボード上のいくつかの構成要素) に散在させてもよい。

【0029】

ホスト 202 は、メモリデバイス 206 と通信するためのホストコントローラ (図 2 には示していない) を含む得る。ホストコントローラは、インターフェース 204 を介してメモリデバイス 206 にコマンドを送信し得る。ホストコントローラは、メモリデバイス 206 及び/またはメモリデバイス 206 上のコントローラ 208 と通信して、幾つかある動作の中でも特に、データの読み出し、書き込み、及び/または消去を行って得る。さらに、実施形態では、ホスト 202 は、本明細書で上記のとおり、IoT 通信能力を有する IoT 対応機種であってもよい。

【0030】

メモリデバイス 206 のコントローラ 208、及び/またはホスト 202 のホストコントローラは、制御回路及び/またはロジック (例えば、ハードウェア及びファームウェア) を含む得る。実施形態では、メモリデバイス 206 のコントローラ 208 及び/またはホスト 202 のホストコントローラは、物理インターフェースを含むプリント回路基板に接続された特定用途向け集積回路 (ASIC) であり得る。また、メモリデバイス 206 及び/またはホスト 202 は、揮発性メモリ及び/または不揮発性メモリのバッファと、いくつかのレジスタとを含む得る。

【0031】

例えば、図 2 に示されるように、メモリデバイスは、回路 210 を含む得る。図 2 に示される実施形態では、回路 210 は、コントローラ 208 に含まれる。しかし、本開示の実施形態は、そのように限定されるものではない。例えば、実施形態では、回路 210 が (例えばコントローラ 208 の代わりに) メモリ 212 に (例えば同じダイ上に) 含まれてもよい。回路 210 は、例えば、ハードウェア、ファームウェア、及び/またはソフトウェアを含むことが可能であり、メモリ 212 (例えば、メモリアレイ 201) に格納されたデータの正当性を確認する (例えば、認証する、及び/または証明する) ために使用され得る。

【0032】

例えば、回路 210 は、メモリアレイ 201 に格納されたデータを複数のセグメントに分割し、各セグメントにそれぞれ異なる暗号ハッシュを関連付けることができる。例えば

10

20

30

40

50

、回路 210 は、ホスト 202 から受け取った、認証された（例えば、セキュリティ保護され）、アンチリプレイ保護されたコマンドを使用して、各セグメントに対してそれぞれ異なる暗号ハッシュを生成（例えば、計算）することが可能である（例えば、メモリデバイス 206 のみがこれらの暗号ハッシュを認識し、メモリデバイス 206 のみがこれらの暗号ハッシュの生成及び更新を行うことができるようにする）。各セグメントに対してそれぞれ生成される暗号ハッシュを、本明細書では、そのセグメントのゴールデンハッシュと呼ぶことができ、この暗号ハッシュは、例えば、SHA-256 暗号ハッシュを含み得る。これらのゴールデンハッシュは、メモリデバイス 206 及び/またはホスト 202 のユーザがアクセスできない（例えば、メモリデバイス 206 の「隠れた」領域にある）回路 210 に含まれる不揮発性レジスタ 216-3 に格納されてもよく、本明細書で詳述するように、メモリアレイ 201 に格納されたデータを正当性確認する過程で使用されてもよい。

10

【0033】

さらに、図 2 に示すように、回路 210 は、複数のセグメントを設定するために使用することができる 1 つ以上の不揮発性レジスタ（例えば、レジスタ 216-1 及び 216-2）を含むことができる。例えば、レジスタ 216-1 は、複数のセグメントの 1 つ 1 つそれぞれのアドレス（例えば、データの開始 LBA）を設定してもよく、レジスタ 216-2 は、複数のセグメントの 1 つ 1 つそれぞれのサイズ（例えば、データの終了 LBA）を設定してもよい。複数のセグメントは、それぞれ同じサイズに（例えば、同じ量のデータを格納）してもよく、異なるサイズに（例えば、異なる量のデータを格納）してもよい。レジスタ 216-1、216-2、及び 216-3 の例を、本明細書で（例えば、図 4 に関連して）さらに説明する。

20

【0034】

メモリデバイス 206 への電力供給（例えば、電源オン及び/または電源投入）中に、回路 210 は、複数のセグメントのうちの第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータを、その各セグメントに関連付けられたゴールデンハッシュを用いて正当性確認する（例えば、正当性確認するかどうかを判定する）ことができる。本明細書で使用するとき、データを正当性確認するとは、データが真正であり（例えば、最初にプログラムされたものと同じであり）、ハッキング行為またはその他の不正な及び/または意図しない変更によって改ざんされていないことを認証すること、及び/または証明することを含むこと、及び/または指すことができ得る。

30

【0035】

例えば、回路 210 は、第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成（例えば、計算）し、各セグメントにそれぞれ格納されたデータに対して生成した実行時暗号ハッシュを、レジスタ 216-3 に格納された、その各セグメントのゴールデンハッシュと比較してもよい。その比較により、各セグメントに格納されたデータに対して生成した実行時暗号ハッシュが、その各セグメントのゴールデンハッシュと一致することが示されると、その各セグメントに格納されたデータは改ざんされてないと判定することができ、したがって、その各セグメントに格納されたデータの正当性を確認することができる（例えば、正当であると判定することができる）。そのため、各セグメントにそれぞれ格納されたデータを、他のセグメントに格納されたデータとは無関係に正当性確認することが可能である。

40

【0036】

複数のセグメントのうちの第 1 の数のセグメントは、メモリアレイ 201 に格納されたデータが分割された複数のセグメントの（例えば、セグメント全てよりも少ない）一部分のみを含み得る。一例を挙げると、複数のセグメントのうちの第 1 の数のセグメントは、ホスト 202 によって（例えば、ホスト 202 のユーザによって）設定された特定の数量のセグメントを含み得る。この数量は、回路 210 に含まれる不揮発性レジスタ 218-1 に格納されてもよい。追加の例として、複数のセグメントのうちの第 1 の数のセグメントは、特定の時間内に回路 210 によって正当性確認することが可能な数量のセグメント

50

を含み得る。この時間は、メモリデバイス206への電力供給が継続する時間に対応してもよく、メモリデバイス206によって（例えば、回路210によって）自動的に決定され、回路210に含まれる不揮発性レジスタ218-2に格納されてもよい。

【0037】

しかし、比較により、各セグメントに格納されたデータに対して生成した実行時暗号ハッシュが、その各セグメントのゴールデンハッシュと一致しないことが示された場合には、それによって、その各セグメントに格納されたデータは（例えば、ハッカーまたはメモリの故障によって）改ざんされたことが示され得、したがって、その各セグメントに格納されたデータは正当ではない可能性がある（例えば、正当ではないと判定され得る）。そのような場合には、回路210は、そのセグメントに格納されたデータを修復してもよい（例えば、修復しようと試みてよい）。セグメントに格納されたデータを修復することは、例えば、データの修復が許可されているかどうかを判定することと、修復が許可されている場合には、メモリ212から（例えば、図11に関連して詳述する修復ブロック1117など、メモリに含まれる修復ブロックから）データを回復させる（例えば、復元すること）を含み得る。

10

【0038】

図2に示すように、回路210は、追加のレジスタ216-4、216-5、216-6、216-7、及び216-8を含むことがあり、これらのレジスタは、正当性確認及び修復の過程で回路210によって使用され得る。レジスタ216-4は、複数のセグメントの1つ1つにそれぞれ格納されたデータの正当性確認の状況の表示（例えば、データの正当性確認が行われたかどうかの表示）を提供することができる揮発性レジスタであってもよく、レジスタ216-5は、各セグメントにそれぞれ格納されたデータの正当性確認の結果の表示（例えば、データが正当であると判定されたかどうかの表示）を提供することができる揮発性レジスタであってもよく、これらのレジスタは、各セグメントにそれぞれ格納されたデータの修復を試みるべきかどうかを判定するために、回路210によって使用されてもよい。

20

【0039】

レジスタ216-6は、複数のセグメントの1つ1つにそれぞれ格納されたデータの修復が許可されているかどうかの表示を提供することができる不揮発性レジスタであってもよく、データが正当ではなく、修復を試みるべきであると判定されると、セグメントに格納されたデータの修復が許可されているかどうかを判定するために、回路210によって使用されてもよい。レジスタ216-7は、複数のセグメントの1つ1つにそれぞれ格納されたデータを、そこから回復させることができるメモリ212（例えば、修復ブロック）のアドレスを設定するために使用され得る不揮発性レジスタであってもよく、このレジスタは、そのデータの修復時にデータを回復させるために、回路210によって使用されてもよい。レジスタ216-8は、複数のセグメントの1つ1つにそれぞれ格納されたデータの修復の結果（例えば、データが修復されたかどうか）の表示を、そのデータの修復が許可されている場合に提供することができる揮発性レジスタであってもよい。レジスタ216-4~216-8の例、ならびに正当性確認及び修復の過程でのそれらの使用については、本明細書で（例えば、図4に関連して）さらに説明する。

30

40

【0040】

メモリデバイス206への電力供給が完了した後（例えば、起動後）に、回路210は、複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータを、その各セグメントに関連付けられたゴールデンハッシュを用いて正当性確認する（例えば、正当性確認するかどうかを判定する）ことができる。複数のセグメントのうちの第2の数のセグメントは、メモリアレイ201に格納されたデータが分割された残りのセグメント（例えば、複数のセグメントのうちの第1の数のセグメントに含まれないセグメント）を含み得る。しかし、本開示の実施形態は、第1の数及び第2の数のセグメントに限定されない（例えば、複数のセグメントは、第1の数及び第2の数のセグメントよりも多くのセグメントを含むことができる）。

50

【 0 0 4 1 】

複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を確認するプロセスは、本明細書で既に説明した複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を確認するプロセスに類似し得る。例えば、回路210は、第1の数のセグメントについて本明細書で前に説明したのと同様にして、第2の数のセグメントの1つ1つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成し、各セグメントにそれぞれ格納されたデータに対して生成した実行時暗号ハッシュを、レジスタ216-3に格納された、その各セグメントのゴールデンハッシュと比較してもよい。さらに、複数のセグメントのうちの第2の数のセグメントの1つに格納されたデータが正当ではないと判定された場合、回路210は、複数のセグメントのうちの第1の数のセグメントについて本明細書で前に説明したのと同様にして、そのセグメントに格納されたデータを修復してもよい。さらに、回路210は、複数のセグメントのうちの第2の数のセグメントに格納されたデータの正当性確認及び修復の過程で、第1の数のセグメントについて本明細書で前に説明したのと同様にして、レジスタ216-4~216-8を使用してもよい。

10

【 0 0 4 2 】

さらに、メモリデバイス206への電力供給が完了した後（例えば、複数のセグメントのうちの第2の数のセグメントに格納されたデータの正当性が確認されている間）に、回路210は、第1の数のセグメントの1つ1つにそれぞれ格納されたデータを、その第1の数のセグメントの1つ1つにそれぞれ格納されたデータが正当性確認されるかまたは修復されることで、インターフェース204を介してホスト202に送ることができる（例えば、ホスト202は、メモリデバイス206からデータを受け取ることができる）。例えば、第1の数のセグメントの1つ1つにそれぞれ格納されたデータは、その各セグメントに格納されたデータが、正当ではないと判定され、修復されていない場合には、ホスト202に送ることができず、各セグメントにそれぞれ格納されたデータは、正当であると判定され、または修復された場合にのみ、ホスト202に送ることができる。回路210は、本明細書で既に述べたように、レジスタ216-4~216-8を用いて、第1の数のセグメントの1つ1つにそれぞれ格納されたデータが正当であると判定されたか、または修復されたかを判定してもよい。

20

【 0 0 4 3 】

複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータを送った後に、回路210は、第2の数のセグメントの1つ1つにそれぞれ格納されたデータを、その第2の数のセグメントの1つ1つにそれぞれ格納されたデータが正当性確認されるかまたは修復されることで、インターフェース204を介してホスト202に送ることができる（例えば、ホスト202は、メモリデバイス206からデータを受け取ることができる）。例えば、第2の数のセグメントの1つ1つにそれぞれ格納されたデータは、その各セグメントに格納されたデータが、正当ではないと判定され、修復されていない場合には、ホスト202に送ることができず、各セグメントにそれぞれ格納されたデータは、正当であると判定され、または修復された場合にのみ、ホスト202に送ることができる。回路210は、本明細書で既に述べたように、レジスタ216-4~216-8を用いて、第2の数のセグメントの1つ1つにそれぞれ格納されたデータが正当であると判定されたか、または修復されたかを判定してもよい。

30

40

【 0 0 4 4 】

図2に示した実施形態は、本開示の実施形態を不明瞭にしないために図示していない、追加の回路、論理回路、及び/または構成要素を含み得る。例えば、メモリデバイス206は、I/O回路によってI/Oコネクタ上に提供されるアドレス信号をラッチするためのアドレス回路を含むことがある。アドレス信号が、行デコーダ及び列デコーダによって受け取られてデコードされて、メモリアレイ201にアクセスすることができる。さらに、メモリデバイス206は、メモリアレイ201とは別個の、及び/またはメモリアレイ201に加えて、例えば、DRAMまたはSDRAMなどのメインメモリを含んでもよい。

50

。メモリデバイス206の追加の回路、論理回路、及び/または構成要素をさらに例示する例を、本明細書で(例えば、図11に関連して)詳述する。

【0045】

図3Aは、本開示の実施形態によるセキュアメモリアレイを設定するために使用されるレジスタ314-1及び314-2の例を示す。図3Bは、本開示の実施形態に従ってレジスタ314-1及び314-2を使用して設定されたセキュアメモリアレイを含むメモリアレイ301の一部分の図を示す。レジスタ314-1及び314-2は、例えば、それぞれ図2に関連して既に説明したレジスタ214-1及び214-2であり得る。セキュアメモリアレイ301は、例えば、図2に関連して既に説明したメモリアレイ201であり得る。例えば、図3Bに示すように、セキュアメモリアレイ301は、図1に関連して既に説明したメモリアレイ101と同様にして、メモリセルのいくつかの物理ブロック307-0、307-1、・・・、307-Bを含むことが可能であり、それぞれが、メモリセルのいくつかのセクタを有するいくつかの物理行303-0、303-1、・・・、303-Rを含む。

10

【0046】

図3Aに示すように、レジスタ314-1は、セキュアアレイのアドレス(例えば、セキュアアレイの異なる部分のアドレス)を設定してもよく、レジスタ314-2は、セキュアアレイのサイズ(例えば、セキュアアレイの異なる部分のサイズ)を設定してもよい。レジスタ314-1によって設定されるセキュアアレイのアドレスは、例えば、セキュアアレイの開始点(例えば、開始LBA)(例えば、セキュアアレイの異なる部分の開始点)に対応してもよく、レジスタ314-2によって設定されるセキュアアレイのサイズは、例えば、セキュアアレイの終了点(例えば、終了LBA)(例えば、セキュアアレイの異なる部分の終了点)に対応してもよい。

20

【0047】

例えば、図3Aに示すように、レジスタ314-1及び314-2は、Nペアの値を設定することが可能であり、各ペアはそれぞれ、レジスタ314-1によって設定されるアドレス値(例えば、 $addr_0$)と、レジスタ314-2によって設定されるサイズ値(例えば、 $size_0$)とを含む。例えば、図3Aに示す例では、ペア₀はアドレス値 $addr_0$ 及びサイズ値 $size_0$ を含み(例えば、ペア₀ = [$addr_0$, $size_0$])、ペア₁はアドレス値 $addr_1$ 及びサイズ値 $size_1$ を含み(例えば、ペア₁ = [$addr_1$, $size_1$])、他にも同じように、ペア_Nはアドレス値 $addr_N$ 及びサイズ値 $size_N$ を含む(例えば、ペア_N = [$addr_N$, $size_N$])。ペアのアドレス値は、セキュアアレイの一部分の開始点(例えば、開始LBA)に対応してもよく、そのペアのアドレス値とサイズ値との合計は、セキュアアレイのその部分の終了点(例えば、終了LBA)に対応し得る。したがって、セキュアアレイ全体(例えば、セキュアアレイ全体を含む部分)を、 $[addr_0, addr_0 + size_0]$ $[addr_1, addr_1 + size_1]$... $[addr_N, addr_N + size_N]$ によって指定することができる。

30

【0048】

レジスタ314-2によって設定されるサイズ値がゼロである最初のペアにより、セキュアアレイの設定を終了させることができる。例えば、図3Aに示した例では、ペア₂のサイズ値がゼロである場合、セキュアアレイは、 $[addr_0, addr_0 + size_0]$ $[addr_1, addr_1 + size_1]$ によって指定されることになる。

40

【0049】

レジスタ314-1及び314-2によって(例えば、レジスタ314-2によって設定される全てのサイズ値を非ゼロにして)設定されたセキュアアレイの例が、図3Bに示されている。例えば、図3Bに示すように、メモリアレイ301のセクタ305-0に割り当てられたアドレス(例えば、LBA)は $addr_0$ であり、メモリアレイ301のセクタ305-1に割り当てられたアドレスは $addr_0 + size_0$ であり、メモリアレイ301のセクタ305-2に割り当てられたアドレスは $addr_1$ であり、メモリアレイ

50

イ301のセクタ305-3に割り当てられたアドレスは $addr_1 + size_1$ であり、メモリアレイ301のセクタ305-4に割り当てられたアドレスは $addr_N$ であり、メモリアレイ301のセクタ305-5に割り当てられたアドレスは $addr_N + size_N$ である。したがって、セキュアアレイは、セクタ（例えば、セクタに格納されたデータ）305-0～305-1、セクタ305-2～305-3、及びセクタ305-4～305-5を含む。ただし、メモリアレイ301のセクタ305-0よりも前のセクタ、及びメモリアレイ301のセクタ305-1～305-2は、セキュアアレイの一部ではない（例えば、セキュアアレイはアレイ301のサブセットを含む）。

【0050】

図4は、本開示の一実施形態による、メモリアレイに格納されたデータを複数のセグメントに分割し、各セグメントにそれぞれ格納されたデータの正当性確認及び修復を行うために使用されるレジスタ416-1～416-8の例を示す。レジスタ416-1～416-8は、例えば、図2に関連して前に説明したレジスタ216-1～216-8であり得、メモリアレイは、例えば、図2に関連して前に説明したメモリアレイ201であり得る。

10

【0051】

図4に図示され、本明細書で以前に説明した例に示すように、メモリアレイに格納されたデータを複数の（例えば、N個の）セグメントに分割することができ、そのうちの5つ（例えば、セグメント420-1、420-2、420-3、420-4、及び420-5）が図4に図示されている。さらに、本明細書で（例えば、図2に関連して）前に述べたように、複数のセグメントは、メモリへの電力供給時にデータの正当性確認及び/または修復を行い得る第1の数（例えば、K個）のセグメントと、メモリへの電力供給後にデータの正当性確認及び/または修復を行い得る第2の数（例えば、N-K個）のセグメントとを含み得る。図4に示された例では、セグメント420-1、420-2、及び420-3は、複数のセグメントのうちの第1の数のセグメントに含まれ、セグメント420-4及び420-5は、複数のセグメントのうちの第2の数のセグメントに含まれる。

20

【0052】

図4に示すように、レジスタ416-1は、複数のセグメントの1つ1つそれぞれのアドレス（例えば、アドレス値）を設定することができ、レジスタ416-2は、複数のセグメントの1つ1つそれぞれのサイズ（例えば、サイズ値）を設定することができる。レジスタ416-1によって設定される各セグメントそれぞれのアドレスは、例えば、そのセグメントの開始点（例えば、開始LBA）に対応してもよく、レジスタ416-2によって設定される各セグメントそれぞれのサイズは、例えば、そのセグメントの終了点（例えば、終了LBA）に対応してもよい。例えば、図4に示した例では、セグメント420-1のアドレスは、レジスタ416-1によって $0 \times a a b b c c$ と設定され、セグメント420-1のサイズは、レジスタ416-2によって $0 \times 1 0 0 0 0$ と設定される。同様に、図4に示すように、セグメント420-2、420-3、420-4、及び420-5のアドレスは、レジスタ416-1によって、それぞれ $0 \times a a 1 1 2 2$ 、 $0 \times 1 2 3 4 4 4$ 、 $0 \times d d e e f f$ 、及び $0 \times a a 5 5 b b$ と設定され、セグメント420-2、420-3、420-4、及び420-5のサイズは、レジスタ416-2によって、それぞれ $0 \times 1 0 0 0 0$ 、 $0 \times 2 0 0 0 0$ 、 $0 \times 1 0 0 0 0$ 、及び $0 \times 2 0 0 0 0$ と設定される。

30

40

【0053】

本明細書で（例えば、図2に関連して）既述のように、データの複数のセグメントの1つ1つそれぞれは、そのセグメントに格納されたデータの正当性確認用にそのセグメントに関連付けられた異なる暗号ハッシュ（例えば、ゴールデンハッシュ）を有し得る。例えば、図4に示す例では、セグメント420-1は、それに関連付けられたゴールデンハッシュ#1を有し、セグメント420-2は、それに関連付けられたゴールデンハッシュ#2を有し、セグメント420-3は、それに関連付けられたゴールデンハッシュ#Kを有し、セグメント420-4は、それに関連付けられたゴールデンハッシュ#K+1を有し

50

、セグメント420-5は、それに関連付けられたゴールデンハッシュNを有する。図4に示すように、各セグメントにそれぞれ関連付けられたゴールデンハッシュを、レジスタ416-3に格納することができる。

【0054】

図4に示すように、レジスタ416-4は、複数のセグメントの1つ1つにそれぞれ格納されたデータの正当性確認状況の表示（例えば、正当性確認状況を示す値）を提供してもよい。図4に示した例では、複数のセグメントのうちの第1の数のセグメントに格納されたデータの正当性確認は完了しているが、複数のセグメントのうちの第2の数のセグメントに格納されたデータの正当性確認はまだ完了していない（例えば、メモリへの電力供給は完了しているが、第2の数のセグメントに格納されたデータの正当性確認はまだ開始されていない）。したがって、レジスタ416-4は、図4に示すように、セグメント420-1に格納されたデータの正当性確認が行われたことを示す表示、セグメント420-2に格納されたデータの正当性確認が行われたことを示す表示、セグメント420-3に格納されたデータの正当性確認が行われたことを示す表示、及びセグメント420-5に格納されたデータの正当性確認が行われていないことを示す表示を提供することができる。

10

【0055】

図4に示すように、セグメントに格納されたデータの正当性確認が（例えば、レジスタ416-4によって提供される、そのセグメントの値によって示されるように）行われた場合、レジスタ416-5は、そのセグメントに格納されたデータの正当性確認の結果の表示（例えば、結果を示す値）を提供してもよい。図4に示した例では、レジスタ416-5は、図4に示すように、セグメント420-1に格納されたデータが正当であると判定されたことを示す表示、セグメント420-2に格納されたデータが正当ではないと判定されたことを示す表示、及びセグメント420-3に格納されたデータが正当ではないと判定されたことを示す表示を提供している。さらに、セグメント420-4及び420-5に格納されたデータは（例えば、レジスタ416-4によって提供される、それらのセグメントの値によって示されるように）まだ正当性確認されていないので、図4に示したように、レジスタ416-5は、セグメント420-4または420-5の値を提供していない（例えば、値を含まない）。

20

30

【0056】

本明細書で（例えば、図2に関連して）既述のように、セグメントに格納されたデータの正当性確認の結果、データが（例えば、レジスタ416-5によって提供される、そのセグメントの値によって示されるように）正当ではないと判定された場合、そのセグメントに格納されたデータを修復してもよい。図4に示すように、レジスタ416-6は、複数のセグメントの1つ1つにそれぞれ格納されたデータの修復が許可されているかどうかの表示（例えば、許可されているかどうかを示す値）を提供してもよい。例えば、図4に示した例では、レジスタ416-6は、セグメント420-1に格納されたデータの修復が許可されていることを示す表示、セグメント420-2に格納されたデータの修復が許可されていることを示す表示、セグメント420-3に格納されたデータの修復が許可されていないことを示す表示、セグメント420-4に格納されたデータの修復が許可されていないことを示す表示、及びセグメント420-5に格納されたデータの修復が許可されていることを示す表示を提供している。

40

【0057】

図4に示すように、セグメントに格納されたデータの修復が（例えば、レジスタ416-6によって提供される、そのセグメントの値によって示されるように）許可されている場合、レジスタ416-7は、そのセグメントに格納されたデータを、修復時に、そこから回復させることができるアドレス（例えば、アドレス値）を設定してもよい。レジスタ416-7によって設定されるアドレスは、例えば、データを、そこから回復させることができるメモリの修復ブロック内の位置に対応し得る。例えば、図4に示した例では、セ

50

グメント420-1に格納されたデータを、そこから回復させることができるアドレスは、レジスタ416-7によってaddr1と設定されており、セグメント420-2に格納されたデータを、そこから回復させることができるアドレスは、レジスタ416-7によってaddr2と設定されており、セグメント420-5に格納されたデータを、そこから回復させることができるアドレスは、レジスタ416-7によってaddr3と設定されている。さらに、セグメント420-3及び420-4に格納されたデータの修復が（例えば、レジスタ416-6によって提供される、それらのセグメントの値によって示されるように）許可されていないので、レジスタ416-7は、図4に示したように、セグメント420-3または420-4に対してはアドレス値を設定していない（例えば、含まない）。

10

【0058】

図4に示すように、セグメントに格納されたデータの修復が（例えば、レジスタ416-6によって提供される、そのセグメントの値によって示されるように）許可されている場合、レジスタ416-8は、修復の結果の表示（例えば、結果を示す値）を提供してもよい。図4に示した例では、レジスタ416-8は、（例えば、セグメント420-1に格納されたデータが正当であると判定された結果、そのデータを修復する必要がなかったので）セグメント420-1に格納されたデータが修復されていないという表示、（例えば、セグメント420-2に格納されたデータが正当ではないと判定されたが、修復することが許可されているので）セグメント420-2に格納されたデータが修復されているという表示、及び（例えば、セグメント420-5に格納されたデータが、まだ正当性確認されていないので）セグメント420-5に格納されたデータが修復されていないという表示を提供している。さらに、セグメント420-3及び420-4に格納されたデータの修復が（例えば、レジスタ416-6によって提供される、それらのセグメントの値によって示されるように）許可されていないので、レジスタ416-7は、図4に示したように、セグメント420-3または420-4に対する値を提供していない（例えば、含まない）。

20

【0059】

図5は、本開示の実施形態による、暗号ハッシュを使用して、メモリに格納されたデータのセグメントを正当性確認する（例えば、正当性確認するかどうかを判定する）方法525を示す。メモリは、例えば、図2に関連して既に説明したメモリアレイ201であり得、本明細書で既に説明したように、複数のセグメントに分割され得る。方法525は、例えば、図2に関連して前に説明したメモリデバイス206（例えば、回路210）によって行い得る。

30

【0060】

ブロック527において、方法525は、複数のメモリセグメントの1つに格納されたデータをメモリから取り出すことを含む。セグメントに格納されたデータは、本明細書で（例えば、図2に関連して）既に説明したように、レジスタ216-1及び216-2で設定された、そのセグメントのアドレス及びサイズを使用して取得することができる。

【0061】

ブロック529において、方法525は、メモリセグメントに格納されたデータに対して実行時暗号ハッシュを生成することを含み、ブロック531において、方法525は、メモリセグメントに関連付けられたゴールデンハッシュを取得することを含む。ゴールデンハッシュは、本明細書で（例えば、図2に関連して）前に述べたように、レジスタ216-3から取得することができる。

40

【0062】

ブロック533において、方法525は、実行時暗号ハッシュをゴールデンハッシュと比較することを含み、ブロック535において、方法525は、実行時暗号ハッシュがゴールデンハッシュと一致するかどうかを判定することを含む。実行時暗号ハッシュがゴールデンハッシュと一致すると判定された場合、ブロック537において、メモリセグメントに格納されたデータが正当であると確認される（例えば、正当であると判定される）。

50

実行時暗号ハッシュがゴールデンハッシュと一致しないと判定された場合、方法 5 2 5 はブロック 5 3 9 に進む。

【 0 0 6 3 】

ブロック 5 3 9 において、方法 5 2 5 は、メモリセグメントに格納されたデータの修復が許可されているかどうかを判定することを含む。メモリセグメントに格納されたデータの修復が許可されているかどうかの判定は、本明細書で（例えば、図 2 に関連して）既に説明したように、レジスタ 2 1 6 - 6 を用いて行うことができる。

【 0 0 6 4 】

メモリセグメントに格納されたデータの修復が許可されていると判定された場合、ブロック 5 4 1 においてデータが修復される。データの修復は、本明細書で（例えば、図 2 に関連して）既に説明したように、レジスタ 2 1 6 - 7 を使用してメモリからデータを回復させることを含み得る。メモリセグメントに格納されたデータの修復が許可されていないと判定された場合、ブロック 5 4 3 において、メモリセグメントに格納されたデータが正当ではないと確認される（例えば、正当ではないと判定される）。

10

【 0 0 6 5 】

図 6 は、本開示の実施形態による、ホスト 6 0 2 及びメモリデバイス 6 0 6 を含む例示的なシステムのブロック図である。ホスト 6 0 2 及びメモリデバイス 6 0 6 は、例えば、それぞれ図 2 に関連して既に説明したホスト 2 0 2 及びメモリデバイス 2 0 6 であり得る。

【 0 0 6 6 】

コンピューティングデバイスは、レイヤを使用して段階的に起動することができ、各レイヤが、後続のレイヤを認証してロードし、各レイヤで次第に高度化するランタイムサービスを提供する。あるレイヤが先行するレイヤからサービスを受け、後続のレイヤにサービスを提供することで、下位のレイヤの上に構築され、上位のレイヤにサービスを提供するレイヤの相互接続網が形成される。図 6 に示されているように、レイヤ 0 (「L₀」) 6 5 1 とレイヤ 1 (「L₁」) 6 5 3 とはホスト内にある。レイヤ 0 6 5 1 は、ファームウェアデリバティブシークレット (FDS) 鍵 6 5 2 をレイヤ 1 6 5 3 に提供し得る。FDS 鍵 6 5 2 は、レイヤ 1 6 5 3 のコードの識別情報及びその他のセキュリティ関連データを記述し得る。例では、特定のプロトコル (ロバストなモノのインターネット (RIOT) コアプロトコルなど) が FDS 6 5 2 を使用して、ロードするレイヤ 1 6 5 3 のコードの正当性を確認することができる。例では、特定のプロトコルは、デバイス識別構成エンジン (device identification composition engine (DICE)) 及び/または RIOT コアプロトコルを含み得る。例として、FDS には、レイヤ 1 ファームウェアのイメージそのもの、認証されたレイヤ 1 ファームウェアを暗号で識別するマニフェスト、セキュアブート実装との関連で署名されたファームウェアのバージョン番号、及び/またはデバイス用のセキュリティクリティカル構成設定が含まれ得る。デバイスシークレット 6 5 8 が、FDS 6 5 2 を作成するために使用され、ホスト 6 0 2 のメモリに格納され得る。

20

30

【 0 0 6 7 】

ホストは、矢印 6 5 4 で示されるように、データをメモリデバイス 6 0 6 に伝送し得る。伝送データには、公開されている外部識別、証明書 (例えば、外部識別証明書)、及び/または外部公開鍵が含まれ得る。メモリデバイス 6 0 6 のレイヤ 2 (「L₂」) 6 5 5 は、伝送データを受け取り、オペレーティングシステム (「OS」) 6 5 7 の動作の際に、第 1 のアプリケーション 6 5 9 - 1 及び第 2 のアプリケーション 6 5 9 - 2 でデータを実行し得る。

40

【 0 0 6 8 】

例示的な動作では、ホスト 6 0 2 は、デバイスシークレット 6 5 8 を読み出し、レイヤ 1 6 5 3 の識別情報をハッシュし、

$K_{L_1} = KDF [Fs(s), Hash(「不変情報」)]$

を含む計算を実行し得る。

50

上式で、 K_{L1} は外部公開鍵であり、 KDF （例えば、National Institute of Standards and Technology (NIST) Special Publication 800-108で定義されている KDF)は、鍵導出関数（例えば、 $HMAC-SHA256$ ）であり、 $F_s(s)$ はデバイスシークレット658である。 $FDS652$ は、

$FDS = HMAC-SHA256[F_s(s), SHA256(\text{「 不変情報」})]$
 を実行することで決定できる。

同様に、メモリデバイス606は、矢印656で示されるように、データをホスト602に伝送し得る。

【0069】

図7は、本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。図7は、外部公開識別、外部証明書、及び外部公開鍵を含むパラメータの決定の例であり、これらは、その後、矢印754によって示されるように、メモリデバイス（例えば、図6の606）のレイヤ2（例えば、レイヤ2 655）に送られる。図7のレイヤ0（「 L_0 」）751は図6のレイヤ0 651に対応し、同様に $FDS752$ は $FDS652$ に対応し、レイヤ1 753はレイヤ1 653に対応し、矢印754及び756は、それぞれ矢印654及び656に対応する。

【0070】

レイヤ0 751からの $FDS752$ は、レイヤ1 753に送られ、非対称ID生成器761によって使用されて、公開識別（「 ID_{lk} 公開」）765及び秘密識別767が生成される。略された「 ID_{lk} 公開」中、「 lk 」はレイヤ k （この例ではレイヤ1）を示し、「公開」は、識別がオープンに共有されていることを示す。公開識別765は、ホストのレイヤ1 753の右側及び外側に延びる矢印によって共有されるように図示されている。生成された秘密識別767は、暗号化装置773に入力される鍵として使用される。暗号化装置773は、データを暗号化するために使用される任意のプロセッサ、コンピューティングデバイスなどであり得る。

【0071】

ホストのレイヤ1 753は、非対称鍵生成器763を含み得る。少なくとも1つの例では、乱数発生器（ RND ）736が、非対称鍵生成器763に乱数を任意選択で入力し得る。非対称鍵生成器763は、図6のホスト602などのホストに関連付けられた公開鍵（「 K_{lk} 公開」）769（外部公開鍵と呼ばれる）及び秘密鍵（「 K_{lk} 秘密」）771（外部秘密鍵と呼ばれる）を生成し得る。外部公開鍵769は、暗号化装置773への（「データ」としての）入力であり得る。暗号化装置773は、外部秘密識別767及び外部公開鍵769の入力を用いて、結果 $K'775$ を生成し得る。外部秘密鍵771及び結果 $K'775$ は、追加の暗号化装置777に入力することができ、その結果、出力 $K''779$ が得られる。出力 $K''779$ は、レイヤ2（図6の655）に伝送される外部証明書（「 ID_{L1} 証明書」）781である。外部証明書781は、デバイスから送られたデータの出所を検証及び/または認証する機能を提供し得る。例として、ホストから送られたデータは、図9に関連してさらに説明するように、証明書を検証することにより、ホストの識別情報に関連付けられ得る。さらに、外部公開鍵（「 K_{L1} 公開鍵」）783がレイヤ2に伝送され得る。したがって、ホストの公開識別765、証明書781、及び外部公開鍵783が、メモリデバイスのレイヤ2に伝送され得る。

【0072】

図8は、本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。図8は、デバイス識別（「 ID_{L2} 公開」）866、デバイス証明書（「 ID_{L2} 証明書」）882、及びデバイス公開鍵（「 K_{L2} 公開鍵」）884を生成するメモリデバイス（例えば、図6のメモリデバイス606）のレイヤ2 855を示す。

【0073】

図7で説明したように、ホストのレイヤ1からメモリデバイスのレイヤ2 855に伝

10

20

30

40

50

送された外部公開鍵（「 K_{L1} 公開鍵」）883は、メモリデバイスの非対称ID生成器862によって使用されて、メモリデバイスの公開識別（「 ID_{lk} 公開」）866及び秘密識別868を生成する。略された「 ID_{lk} 公開」中、「 lk 」はレイヤ k （この例ではレイヤ2）を示し、「公開」は、識別がオープンに共有されていることを示す。公開識別866は、レイヤ2 855の右側及び外側に延びる矢印によって共有されるように図示されている。生成された秘密識別868は、暗号化装置874に入力される鍵として使用される。

【0074】

図8に示すように、外部証明書881及び公開識別865は、外部公開鍵883と共に、証明書検証器899によって使用される。証明書検証器899は、ホストから受け取られた外部証明書881を検証し、外部証明書881が検証されたことまたは検証されなかったことに応答して、ホストから受け取られたデータを受け入れるかまたは破棄するかを判定することができる。外部証明書881の検証の追加的な詳細については、本明細書で（例えば、図9に関連して）詳述する。

10

【0075】

メモリデバイスのレイヤ2 855は、非対称鍵生成器864を含み得る。少なくとも1つの例では、乱数発生器（RND）838が、非対称鍵生成器864に乱数を任意選択で入力し得る。非対称鍵生成器864は、図6のメモリデバイス606などのメモリデバイスに関連付けられた公開鍵（「 K_{Lk} 公開」）870（デバイス公開鍵と呼ばれる）及び秘密鍵（「 K_{Lk} 秘密」）872（デバイス秘密鍵と呼ばれる）を生成し得る。デバイス公開鍵870は、暗号化装置874への（「データ」としての）入力であり得る。暗号化装置874は、デバイス秘密識別868及びデバイス公開鍵870の入力を用いて、結果 K' 876を生成し得る。デバイス秘密鍵872及び結果 K' 876は、追加の暗号化装置878に入力することができ、その結果、出力 K'' 880が得られる。出力 K'' 880は、レイヤ1（図6の653）に返送されるデバイス証明書（「 ID_{L2} 証明書」）882である。デバイス証明書882は、デバイスから送られたデータの出所を検証及び/または認証する機能を提供し得る。例として、メモリデバイスから送られたデータは、図9に関連してさらに説明するように、証明書を検証することにより、メモリデバイスの識別情報に関連付けられ得る。さらに、デバイス公開鍵（「 K_{L2} 公開鍵」）884がレイヤ1に伝送され得る。したがって、メモリデバイスの公開識別866、証明書882、及びデバイス公開鍵884が、ホストのレイヤ1に伝送され得る。

20

30

【0076】

例では、ホストがメモリデバイスから公開鍵を受け取ることに応答して、ホストは、デバイス公開鍵を使用して、メモリデバイスに送るべきデータを暗号化し得る。逆に、メモリデバイスは、外部公開鍵を使用して、ホストに送るべきデータを暗号化し得る。メモリデバイスが、デバイス公開鍵を用いて暗号化されたデータを受け取ったことに応答して、メモリデバイスは、それ自体のデバイス秘密鍵を用いてデータを復号化してもよい。同様に、ホストが、外部公開鍵を用いて暗号化されたデータを受け取ることに応答して、ホストは、それ自体の外部秘密鍵を用いてデータを復号化してもよい。デバイス秘密鍵はメモリデバイス以外の別のデバイスとは共有されず、外部秘密鍵はホスト以外の別のデバイスとは共有されないため、メモリデバイス及びホストに送られるデータはセキュアに保たれる。

40

【0077】

図9は、本開示の実施形態による、証明書を検証するための例示的なプロセスのブロック図である。図9の図示された例では、公開鍵983、証明書981、及び公開識別965がホストから（例えば、図6のホスト602のレイヤ1 653から）提供される。証明書981及び外部公開鍵983のデータは、復号器985への入力として使用され得る。復号器985は、データを復号化するために使用される任意のプロセッサ、コンピューティングデバイスなどであり得る。証明書981及び外部公開鍵983の復号化の結果は、公開された識別と共に、二次復号器987への入力として使用することができ、出力を

50

もたらず。外部公開鍵 983 と復号器 987 からの出力とは、989 に示されているように、証明書が検証されているかどうかを示すことができ、出力として「はい」または「いいえ」991 をもたらず。証明書が検証されたことに応答して、検証されたデバイスから受け取られたデータを受け入れ、復号化し、処理することができる。証明書が検証されなかったことに応答して、検証されたデバイスから受け取られたデータを破棄し、削除し、及び/または無視することができる。このようにして、不正なデータを送る不正なデバイスを検出して回避することができる。例として、処理対象のデータを送信しているハッカーを特定し、ハッキングデータを処理しないようにすることができる。

【0078】

図10は、本開示の実施形態による、署名を検証するための例示的なプロセスのブロック図である。デバイスが後の否認を回避するために検証可能なデータを送信している場合は、署名を生成してデータと共に送信することができる。例として、第1のデバイスが第2のデバイスにリクエストを行い、第2のデバイスがそのリクエストを実行すると、第1のデバイスは、第1のデバイスがそのようなリクエストを行っていないことを示すことができる。署名を使用するなどの否認防止アプローチにより、第1のデバイスによる否認を回避し、第2のデバイスが、要求されたタスクを、その後の支障もなく実行できることを保証することができる。

10

【0079】

メモリデバイス1006（図2のメモリデバイス206など）が、データ1090をホスト（図2のホスト202など）に送り得る。メモリデバイス1006は、1094で、デバイス秘密鍵1071を用いて、署名1096を生成し得る。署名1096は、ホスト1002に伝送され得る。ホスト1002は、1098で、以前に受け取ったデータ1092及び外部公開鍵1069を使用して署名を検証し得る。このようにして、署名は秘密鍵を使用して生成され、公開鍵を使用して検証される。このようにして、一意の署名を生成するために使用される秘密鍵は、署名を送るデバイスに対しては非公開のままにすることができ、一方で受信デバイスは、検証のために送信デバイスの公開鍵を使用して署名を復号化することができる。このことは、送信デバイスが受信デバイスの公開鍵を用いて暗号化し、受信デバイスが受信側の秘密鍵を用いて復号化するデータの暗号化/復号化とは対照的である。少なくとも1つの例では、デバイスは、内部暗号プロセス（例えば、楕円曲線デジタル署名（ECDSA））または同様のプロセスを使用してデジタル署名を検証することができる。

20

30

【0080】

図11は、本開示の実施形態による、例示的なメモリデバイス1106のブロック図である。メモリデバイス1106は、例えば、図2に関連して既に説明したメモリデバイス206であり得る。

【0081】

図11に示すように、メモリデバイス1106は、いくつかのメモリアレイ1101-1~1101-7を含み得る。メモリアレイ1101-1~1101-7は、図1に関連して既に説明したメモリアレイ101に類似し得る。さらに、図10に示す例では、メモリアレイ1101-3がセキュアアレイであり、メモリアレイ1101-6のサブセット1111がセキュアアレイを含み、メモリアレイ1101-7のサブセット1113及び1115がセキュアアレイを含む。サブセット1111、1113、及び1115はそれぞれ、例えば、4キロバイトのデータを含んでもよい。ただし、本開示の実施形態は、メモリアレイまたはセキュアアレイの特定の数または配置に限定されるものではない。

40

【0082】

図11に示すように、メモリデバイス1106は、修復（例えば、回復）ブロック1117を含み得る。修復ブロック1117は、メモリデバイス1106の動作中に発生する可能性のあるエラー（例えば、不一致）の場合に、及び/または本明細書で以前に説明したように、アレイ1101-1~1101-7に格納されたデータが正当ではないと判定された場合に、データのソースとして使用することができる。修復ブロック1117は、

50

ホストによってアドレス指定可能なメモリデバイス 1106 の領域の外側にあってもよい。

【0083】

図 11 に示すように、メモリデバイス 1106 は、シリアルペリフェラルインターフェース (SPI) 1104 及びコントローラ 1108 を含み得る。メモリデバイス 1106 は、本明細書で (例えば、図 2 に関連して) 既に説明したように、SPI 1104 及びコントローラ 1108 を使用して、ホスト及びメモリアレイ 1101 - 1 ~ 1101 - 7 と通信し得る。

【0084】

図 11 に示すように、メモリデバイス 1106 は、メモリデバイス 1106 のセキュリティを管理するためのセキュアレジスタ 1119 を含んでもよい。例えば、セキュアレジスタ 1119 は、アプリケーションコントローラを構成し、アプリケーションコントローラと外部的に通信し得る。さらに、セキュアレジスタ 1119 は、認証コマンドによって変更可能であってもよい。

10

【0085】

図 11 に示すように、メモリデバイス 1106 は、鍵 1121 を含み得る。例えば、メモリデバイス 1106 は、ルート鍵、DICE - RIOT 鍵、及び / または他の外部セッション鍵などの鍵を格納するために、8 つの異なるスロットを含み得る。

【0086】

図 11 に示すように、メモリデバイス 1106 は、電子的に消去可能なプログラマブルリードオンリーメモリ (EEPROM) 1123 を含み得る。EEPROM 1123 は、ホストが利用できるセキュアな不揮発性領域を提供することができ、その中でデータの個々のバイトを消去し、プログラムすることが可能である。

20

【0087】

図 11 に示すように、メモリデバイス 1106 は、カウンタ (例えば、単調カウンタ) 1124 を含み得る。カウンタ 1124 は、ホストから受け取られる、及び / またはホストに送られる (例えば、コマンドセットまたはシーケンスに署名する) コマンドのアンチリプレイ機構 (例えば、フレッシュネス生成器) として使用することができる。例えば、メモリデバイス 1106 は、6 つの異なる単調カウンタを含むことができ、そのうちの 2 つは、認証されたコマンドのためにメモリデバイス 1106 によって使用されてもよく、そのうちの 4 つは、ホストによって使用されてもよい。

30

【0088】

図 11 に示すように、メモリデバイス 1106 は、SHA - 256 暗号ハッシュ関数 1126、及び / または HMAC - SHA 256 暗号ハッシュ関数 1128 を含み得る。SHA - 256 及び / または HMAC - SHA 256 暗号ハッシュ関数 1126 及び 1128 は、メモリデバイス 1106 によって使用されて、例えば、本明細書で既に説明したように、メモリアレイ 1101 - 1 ~ 1101 - 7 に格納されたデータの正当性を確認するために使用される実行時暗号ハッシュ及び / またはゴールデンハッシュなどの暗号ハッシュを生成することができる。さらに、メモリデバイス 1106 は、DICE - RIOT 1130 の L0 及び L1 をサポートすることができる。

40

【0089】


本明細書には、特定の実施形態を示して説明してきたが、当業者であれば、同じ結果を得るように意図された構成が、示した特定の実施形態の代わりになり得ることを理解するであろう。本開示は、本開示のいくつかの実施形態の適合形態または変形形態を含むことを意図する。上記の説明は、例示的であり、限定目的ではないことを理解されたい。上記の実施形態の組み合わせ、及び本明細書に具体的に記載されていない他の実施形態は、上記の説明を検討することで、当業者には明らかとなるであろう。本開示のいくつかの実施形態の範囲は、上記の構造及び方法が使用される他の用途を含む。したがって、本開示のいくつかの実施形態の範囲は、添付の特許請求の範囲と、添付の特許請求の範囲に権利を与えられた内容と同等物の全範囲とを参照して、特定されるべきである。

50


【 0 0 9 0 】

前述の発明を実施するための形態では、本開示を簡素化する目的で、いくつかの特徴が単一の実施形態にまとめられている。本開示の方法は、本開示の開示された実施形態が、各請求項に明確に列挙された特徴より多くの特徴を使用する必要があるという意図を反映するものとして、解釈されるべきではない。むしろ、下記の特許請求の範囲が反映するように、発明の主題は、開示された単一の実施形態の全ての特徴よりも少ない特徴で存在する。したがって、以下の特許請求の範囲は、本明細書によって詳細な説明に組み込まれ、各請求項は別個の実施形態として自立する。

【 図 1 】




【 図 2 】



【 図 3 A 】

アドレス	サイズ
addr ₀	size ₀
addr ₁	size ₁
...	...
addr _N	size _N


【図3B】




【図4】

416-1	416-2	416-3	416-4	416-5	416-6	416-7	416-8
アドレス	サイズ	ゴールデンハッシュ	正当性確認状況	正当性確認結果	修復が許可される	修復アドレス	修復結果
420-1	0x aabbcc	0x10000 #1	完了	正当である	はい	addr1	非アクティブ
420-2	0x aa1122	0x10000 #2	完了	正当ではない	はい	addr2	アクティブ
420-3	0x 123444	0x20000 #K	完了	正当ではない	いいえ	--	--
420-4	0x ddeeff	0x10000 #K+1	未完了	--	いいえ	--	--
420-5	0x aa55bb	0x20000 #N	未完了	--	はい	addr3	非アクティブ


【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



【手続補正書】

【提出日】令和3年11月22日(2021.11.22)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

メモリと、

回路であって、

前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、

前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第2の数のセグメントに格納されたデータ、前記複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと

を行うように構成されている、前記回路とを備える、装置。

【請求項2】

前記回路が、前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データ、または前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データの正当性を、

前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データに対して、または前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データに対して、異なる実行時暗号ハッシュを生成することと、

各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することによって確認するように構成されている、請求項1に記載の装置。

【請求項3】

前記回路が、

前記メモリへの前記電力供給後に、前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データを、その前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、ホストに送ることと、

前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データを、その前記第2の数の前記セグメントのそれぞれ1つに格納された前記データの正当性を確認すると、前記ホストに送ることと

を行うように構成されている、請求項1に記載の装置。

【請求項4】

前記メモリが、メモリセルのセキュアアレイを備え、

前記回路が、

前記セキュアアレイのアドレスを設定するように構成されたレジスタと、

前記セキュアアレイのサイズを設定するように構成されたレジスタと

を含む、請求項1～3のいずれか1項に記載の装置。

【請求項5】

前記回路が、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを格納するように構成されたレジスタを含み、

10

20

30

40

50

前記レジスタが、前記メモリのユーザにとってアクセス不可能である、請求項 1 ~ 3 のいずれか 1 項に記載の装置。

【請求項 6】

メモリを動作させる方法であって、

前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、

前記メモリへの電力供給時に、前記複数のセグメントのうちの第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、

前記メモリへの前記電力供給時に、前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと、

10

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと

20

を含む、前記方法。

【請求項 7】

前記方法が、

前記複数のセグメントのうちの前記第 1 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を確認することと、

前記複数のセグメントのうちの前記第 2 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データの正当性を確認することと

30

を含む、請求項 6 に記載の方法。

【請求項 8】

前記方法が、

前記複数のセグメントのうちの前記第 1 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第 1 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを修復することと、

40

前記複数のセグメントのうちの前記第 2 の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第 2 の数のセグメントの 1 つ 1 つにそれぞれ格納された前記データを修復することと

を含む、請求項 6 に記載の方法。

【請求項 9】

メモリを動作させる方法であって、

前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる

50

る暗号ハッシュに関連付けられている、前記分割することと、

前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、

前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、ホストに送ることと、

前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記ホストに送っている間に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと

を含む、前記方法。

【請求項10】

前記方法が、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記ホストに送った後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ること

を含む、請求項9に記載の方法。

【請求項11】

前記方法が、前記ホストから受け取った認証済みコマンドを使用して、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを生成すること

を含む、請求項9～10のいずれか1項に記載の方法。

【請求項12】

メモリを有するメモリデバイスであって、

前記メモリが複数のセグメントに分割され、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられており、

前記メモリデバイスが、

前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、

前記メモリへの電力供給後に、前記複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと

を行うように構成されている、前記メモリデバイスと、

ホストであって、前記ホストが、

前記複数のセグメントのうちの前記第2の数のセグメントに格納された前記データの正当性を前記メモリデバイスが確認している間に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと、

前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記メモリデバイスから受け取った後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと

を行うように構成されている、前記ホストと

を備える、システム。

10

20

30

40

50

【請求項 1 3】

前記メモリデバイスが、

前記複数のセグメントの1つ1つそれぞれのアドレスを設定するように構成されたレジスタと、

前記複数のセグメントの1つ1つそれぞれのサイズを設定するように構成されたレジスタと、

前記複数のセグメントの1つ1つにそれぞれ格納された前記データの前記正当性確認の状況の表示を提供するように構成されたレジスタと、

前記複数のセグメントの1つ1つにそれぞれ格納された前記データの前記正当性確認の結果の表示を提供するように構成されたレジスタと、

前記複数のセグメントの1つ1つにそれぞれ格納された前記データの修復が許可されているかどうかの表示を提供するように構成されたレジスタと、

前記複数のセグメントの1つ1つにそれぞれ格納された前記データを、修復時に、回復させることができる前記メモリのアドレスを設定するように構成されたレジスタと、

前記複数のセグメントの1つ1つにそれぞれ格納された前記データの前記修復の結果の表示を提供するように構成されたレジスタと

を含む、請求項 1 2 に記載のシステム。

【請求項 1 4】

前記複数のセグメントのうちの前記第 1 の数のセグメントが、前記ホストによって設定された特定の数量のセグメントを含み、



前記メモリデバイスが、前記特定の数量のセグメントを格納するように構成されたレジスタを含む、請求項 1 2 ~ 1 3 のいずれか 1 項に記載のシステム。

【請求項 1 5】

前記複数のセグメントのうちの前記第 1 の数のセグメントが、特定の時間内に前記メモリデバイスによって正当性確認することが可能な数量のセグメントを含み、

前記メモリデバイスが、前記特定の時間を格納するように構成されたレジスタを含む、請求項 1 2 ~ 1 3 のいずれか 1 項に記載のシステム。

【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US2020/022931
A. CLASSIFICATION OF SUBJECT MATTER		
G06F 21/79(2013.01)i, G06F 21/60(2013.01)i, G06F 21/72(2013.01)i, G06F 12/14(2006.01)i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) G06F 21/79; G06F 12/02; G06F 12/14; G06F 21/00; G06F 21/56; G06F 21/57; G06F 9/50; H04L 9/32; G06F 21/60; G06F 21/72		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Korean utility models and applications for utility models Japanese utility models and applications for utility models		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) eKOMPASS(KIPO internal) & Keywords: memory, divide, segment, hash, validate		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 2010-0106976 A1 (ONUR ACIICMEZ et al.) 29 April 2010 Paragraphs [0020], [0037]-[0040], [0055]-[0059], [0064], [0070]; claims 22-24; and figures 1C, 3B	1-20
Y	US 2014-0351544 A1 (DAVID ABZARIAN et al.) 27 November 2014 Paragraphs [0005], [0018]-[0019], [0023], [0028]-[0031], [0042]; claims 1, 5, 8; and figures 1, 5	1-20
A	US 2016-0246736 A1 (TELEPUTERS, LLC) 25 August 2016 Paragraphs [0016]-[0017], [0040], [0058]; and figure 1	1-20
A	US 2015-0324588 A1 (KEVIN B. LOCKE) 12 November 2015 Paragraphs [0027], [0032]; claim 1; and figure 2	1-20
A	KR 10-2018-0126379 A (SAMSUNG ELECTRONICS CO., LTD.) 27 November 2018 Paragraphs [0034], [0109]; and figure 6	1-20
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 09 July 2020 (09.07.2020)		Date of mailing of the international search report 09 July 2020 (09.07.2020)
Name and mailing address of the ISA/KR International Application Division Korean Intellectual Property Office 189 Cheongsu-ro, Seo-gu, Daejeon, 35208, Republic of Korea  Facsimile No. +82-42-481-8578		Authorized officer YANG JEONG ROK  Telephone No. +82-42-481-5709

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/US2020/022931

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 2010-0106976 A1	29/04/2010	US 8788841 B2	22/07/2014
US 2014-0351544 A1	27/11/2014	US 2010-0174921 A1 US 8806220 B2 US 9542337 B2	08/07/2010 12/08/2014 10/01/2017
US 2016-0246736 A1	25/08/2016	US 2010-0281273 A1 US 2018-0045189 A1 US 8738932 B2 US 9784260 B2 US 9989043 B2	04/11/2010 15/02/2018 27/05/2014 10/10/2017 05/06/2018
US 2015-0324588 A1	12/11/2015	US 9317691 B2	19/04/2016
KR 10-2018-0126379 A	27/11/2018	CN 108959113 A US 2018-0336140 A1	07/12/2018 22/11/2018

フロントページの続き

(81)指定国・地域 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,WS,ZA,ZM,ZW

(72)発明者 モンデッロ アントニノ

イタリア共和国 9 8 1 4 8 メッシーナ ヴィア コムナーレ サント 3 7 0 / A

Fターム(参考) 5B160 AA12